

实验一内容

用与非门设计一个组合逻辑电路，接受8421BCD码 $B_3B_2B_1B_0$ ，当 $2 < B_3B_2B_1B_0 < 7$ 时 $Y = 1$

真值表

十进制	B_3	B_2	B_1	B_0	输出 Y	备注
0	0	0	0	0	0	
1	0	0	0	1	0	
2	0	0	1	0	0	
3	0	0	1	1	1	$2 < 3 < 7$
4	0	1	0	0	1	$2 < 4 < 7$
5	0	1	0	1	1	$2 < 5 < 7$
6	0	1	1	0	1	$2 < 6 < 7$
7	0	1	1	1	0	
8	1	0	0	0	0	
9	1	0	0	1	0	
10	1	0	1	0	X	无关项
11	1	0	1	1	X	无关项
12	1	1	0	0	X	无关项
13	1	1	0	1	X	无关项
14	1	1	1	0	X	无关项
15	1	1	1	1	X	无关项


卡诺图

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	X	X	X	X
10	0	0	X	X


表达式化简

$$Y = B_2\overline{B_1} + B_2\overline{B_0} + \overline{B_2}B_1B_0 = B_2(\overline{B_1} + \overline{B_0}) + \overline{B_2}(B_1B_0) = B_2\overline{B_1B_0} + \overline{B_2}B_1B_0 = \overline{\overline{B_2\overline{B_1B_0}}} \cdot \overline{\overline{\overline{B_2}B_1B_0}}$$

原理图



实物搭接图



实验二内容

用与非门设计一个组合逻辑电路，接受四位二进制码 $B_3B_2B_1B_0$ ，当 $2 < B_3B_2B_1B_0 < 7$ 时 $Y = 1$

真值表

十进制	B_3	B_2	B_1	B_0	输出 Y	备注
0	0	0	0	0	0	
1	0	0	0	1	0	
2	0	0	1	0	0	
3	0	0	1	1	1	$2 < 3 < 7$
4	0	1	0	0	1	$2 < 4 < 7$
5	0	1	0	1	1	$2 < 5 < 7$
6	0	1	1	0	1	$2 < 6 < 7$
7	0	1	1	1	0	
8	1	0	0	0	0	
9	1	0	0	1	0	
10	1	0	1	0	0	

十进制	B_3	B_2	B_1	B_0	输出 Y	备注
11	1	0	1	1	0	
12	1	1	0	0	0	
13	1	1	0	1	0	
14	1	1	1	0	0	
15	1	1	1	1	0	


卡诺图

$B_3B_2 \backslash B_1B_0$	00	01	11	10
00	0	0	1	0
01	1	1	0	1
11	0	0	0	0
10	0	0	0	0

表达式化简

$$Y = \bar{B}_3\bar{B}_2B_1B_0 + \bar{B}_3B_2\overline{B_1B_0}$$

原理图



实物搭接图

