# Міністерство освіти і науки України Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

з лабораторної роботи №2

з дисципліни: "Моделювання комп'ютерних систем" на тему: «Структурний опис цифрового автомата. Перевірка роботи автомата за допомогою стенда Elbert V2 – Spartan 3A FPGA.»

> Виконав: ст. гр. КІ-201 Моравський О-Б.С. Прийняв: Козак Н.Б.

Львів 2023

**Мета роботи:** на базі стенда **Elbert V2 – Spartan** 3**A FPGA** реалізувати цифровий автомат світлових ефектів згідно вимог.

#### Завдання згідно з варіантом:

## Варіант - 3:

• Пристрій повинен реалізувати 8 комбінацій вихідних сигналів згідно таблиці:

Стан#	LED_0	LED_1	LED_2	LED_3	LED_4	LED_5	LED_6	LED_7
0	1	1	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0
2	0	0	1	1	0	0	0	0
3	0	0	0	1	1	0	0	0
4	0	0	0	0	1	1	0	0
5	0	0	0	0	0	1	1	0
6	0	0	0	0	0	0	1	1
7	0	0	0	0	0	0	0	1

- Пристрій повинен використовувати 12MHz тактовий сигнал від мікроконтролера IC1 і знижувати частоту за допомогою внутрішнього подільника. Мікроконтролер IC1 є частиною стенда  $Elbert\ V2 Spartan\ 3A\ FPGA$ . Тактовий сигнал заведено нв вхід  $LOC = P129\ FPGA\ (див.\ Додаток-1)$ .
- Інтерфейс пристрою повинен мати вхід синхронного скидання (RESET).
- Інтерфейс пристрою повинен мати вхід керування режимом роботи (МОДЕ):
  - $\circ$  Якщо *MODE=0* то стан пристрою інкрементується по зростаючому фронту тактового сигналу пам'яті станів (0->1->2->3->4->5->6->7->0...).
  - $\circ$  Якщо *MODE=1* то стан пристрою декрементується по зростаючому фронту тактового сигналу пам'яті станів (0->7->6->5->4->3->2->1->0...).
- Інтерфейс пристрою повинен мати однорозрядний вхід керування швидкістю роботи(*SPEED*):
  - Якщо SPEED=0 то автомат працює зі швидкістю, визначеною за замовчуванням.
  - $\circ$  Якщо *SPEED=1* то автомат працює зі швидкістю, <u>В 4 РАЗИ ВИЩОЮ</u> ніж в режимі (*SPEED= 0*).
- Для керування сигналом MODE використати будь який з 8 DIP перемикачів (див. **Додаток** 1).
- Для керування сигналами *RESET/SPEED* використати будь як! з *PUSH BUTTON* кнопок (див. **Додаток** 1).

## Виконання роботи:

- 1. Створив проект.
- 2. Додав VHDL Module для імплементації логіки формування вихідних сигналів.

## Код OutputLogic:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC STD.ALL;
-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;
entity out_logic_intf is
  Port (IN_BUS: in std_logic_vector(2 downto 0);
      OUT_BUS: out std_logic_vector(7 downto 0)
                       );
end out_logic_intf;
architecture out_logic_arch of out_logic_intf is
begin
       OUT_BUS(0) \le (not(IN_BUS(2))) and not(IN_BUS(1)) and not(IN_BUS(0));
       OUT_BUS(1) \le ((not(IN_BUS(2)))) and not(IN_BUS(1)) and not(IN_BUS(0))) or
(not(IN_BUS(2)) and not(IN_BUS(1)) and (IN_BUS(0))));
        OUT BUS(2) \le ((not(IN BUS(2)) \text{ and } not(IN BUS(1)) \text{ and } (IN BUS(0))) \text{ or }
(not(IN_BUS(2)) and (IN_BUS(1)) and not(IN_BUS(0)));
        OUT_BUS(3) \le ((not(IN_BUS(2)) \text{ and } (IN_BUS(1)) \text{ and } not(IN_BUS(0))) \text{ or }
(not(IN_BUS(2)) and (IN_BUS(1)) and (IN_BUS(0)));
```


```
OUT\_BUS(4) <= ((not(IN\_BUS(2)) \ and \ (IN\_BUS(1)) \ and \ (IN\_BUS(0))) \ or \ ((IN\_BUS(2)) \ and \ not(IN\_BUS(1)) \ and \ not(IN\_BUS(0)));
```

 $OUT\_BUS(5) \le (((IN\_BUS(2)) \text{ and } not(IN\_BUS(1)) \text{ and } not(IN\_BUS(0))) \text{ or } ((IN\_BUS(2)) \text{ and } not(IN\_BUS(1)) \text{ and } (IN\_BUS(0)));$ 

 $OUT\_BUS(6) \le (((IN\_BUS(2)) \text{ and } not(IN\_BUS(1)) \text{ and } (IN\_BUS(0))) \text{ or } ((IN\_BUS(2)) \text{ and } (IN\_BUS(1)) \text{ and } not(IN\_BUS(0)));$ 

 $OUT\_BUS(7) \le (((IN\_BUS(2)) \text{ and } (IN\_BUS(1)) \text{ and } not(IN\_BUS(0))) \text{ or } ((IN\_BUS(2)) \text{ and } (IN\_BUS(1)) \text{ and } (IN\_BUS(0)));$ 

end out\_logic\_arch;



Puc. 1 Діаграма проведеної симуляції для OutputLogic

3. Додав VHDL Module для імплементації логіки формування переходів. Код TransitionLogic:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity transition_logic_intf is
   Port ( CUR_STATE : in std_logic_vector(2 downto 0);
        MODE : in std_logic;
        RES : in std_logic;
        NEXT_STATE : out std_logic_vector(2 downto 0)
);
end transition_logic_intf;

architecture transition_logic_arch of transition_logic_intf is
```

- NEXT\_STATE(0) <= (not(RES) and not(MODE) and not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))) or -- 000 -> 001
- (not(RES) and not(MODE) and not(CUR\_STATE(2)) and CUR\_STATE(1) and not(CUR\_STATE(0))) or --010 -> 011
- (not(RES) and not(MODE) and CUR\_STATE(2) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))) or -100 -> 101
- (not(RES) and not(MODE) and CUR\_STATE(2) and CUR\_STATE(1) and not(CUR\_STATE(0))) or -- 110 -> 111
- (not(RES) and MODE and not(CUR\_STATE(2)) and (CUR\_STATE(1)) and not(CUR\_STATE(0))) or -- 001 < -010
- (not(RES) and MODE and (CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))) or --0.011 < -0.000
- (not(RES) and MODE and CUR\_STATE(2) and (CUR\_STATE(1)) and not(CUR\_STATE(0))) or -- 101 < -110
- (not(RES) and MODE and not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0)); -- 111 <- 000
- NEXT\_STATE(1) <= (not(RES) and not(MODE) and not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and CUR\_STATE(0)) or -- 001 -> 010
- (not(RES) and not(MODE) and not(CUR\_STATE(2)) and CUR\_STATE(1) and not(CUR\_STATE(0))) or -010 -> 011
- (not(RES) and not(MODE) and CUR\_STATE(2) and not(CUR\_STATE(1)) and CUR\_STATE(0)) or -- 101 -> 110
- (not(RES) and not(MODE) and CUR\_STATE(2) and CUR\_STATE(1) and not(CUR\_STATE(0))) or -- 110 -> 111
- (not(RES) and MODE and not(CUR\_STATE(2)) and (CUR\_STATE(1)) and (CUR\_STATE(0))) or --0.00 < -0.01
- (not(RES) and MODE and CUR\_STATE(2) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))) or -- 011 < -100
- (not(RES) and MODE and CUR\_STATE(2) and CUR\_STATE(1) and CUR\_STATE(0)) or -- 110 <- 111
- (not(RES) and MODE and not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))); -- 111 <- 000
- $NEXT\_STATE(2) \le (not(RES) \text{ and } not(MODE) \text{ and } not(CUR\_STATE(2)) \text{ and } CUR\_STATE(1) \text{ and } CUR\_STATE(0)) \text{ or } --011 -> 100$
- (not(RES) and not(MODE) and CUR\_STATE(2) and not(CUR\_STATE(1)) and not(CUR\_STATE(0))) or -- 100 -> 101
- (not(RES) and not(MODE) and CUR\_STATE(2) and not(CUR\_STATE(1)) and CUR\_STATE(0)) or -- 101 -> 110

(not(RES) and not(MODE) and CUR\_STATE(2) and CUR\_STATE(1) and not(CUR\_STATE(0))) or -- 110 -> 111

(not(RES) and MODE and CUR\_STATE(2) and not(CUR\_STATE(1)) and CUR\_STATE(0)) or -- 100 <- 101

(not(RES) and MODE and CUR\_STATE(2) and CUR\_STATE(1) and not(CUR\_STATE(0))) or -- 101 < -110

(not(RES) and MODE and CUR\_STATE(2) and CUR\_STATE(1) and CUR\_STATE(0)) or -- 110 <- 111

(not(RES) and MODE and not(CUR\_STATE(2)) and not(CUR\_STATE(1)) and not(CUR\_STATE(0)); --111 < -000

end transition\_logic\_arch;





Рис. 2 Діаграма проведеної симуляції для TransitionLogic

- 4. Згенерував Schematic файли для OutputLogic та TransitionLogic.
- 5. Створив Schematic файл LightController, реалізував в ньому пам'ять стану автомата та зв'язав між собою всі його частини.



Puc. 3 Схема LightController





Рис. 4 Діаграма проведеної симуляції для LightController

6. Створив Schematic файл TopLevel, в якому реалізував подільник вхідної частоти та інтегрував його зі створеним автоматом, попередньо згенерувавши для нього Schematic файл.



Puc. 5 Схема TopLevel




Рис. 6 Діаграма проведеної симуляції для TopLevel

7. Створив Constraints файл, зв'язав в ньому виводи схеми та фізичні виводи плати.

**B**MicT Constraints.ucf:

#++++++++++++++++++++++++++++++++++++++	+++++
+++++++#	
# This file is a .ucf for ElbertV2 Development Board	#
# To use it in your project : #	
# * Remove or comment the lines corresponding to unused pins in the	project
#	
# * Rename the used signals according to the your project	#
#++++++++++++++++++++++++++++++++++++++	+++++
++++++++#	

```
*************************************
*****##
                       UCF for ElbertV2 Development Board
#
#********************************
************************************
*****##
CONFIG VCCAUX = "3.3";
# Clock 12 MHz
NET "CLOCK"
             LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD =
12MHz:
#
            LED
NET "OUT_BUS(0)"
               LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
 NET "OUT_BUS(1)"
               LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
 NET "OUT_BUS(2)"
               LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
 NET "OUT_BUS(3)"
               LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12;
  NET "OUT_BUS(4)"
                LOC = P50 | IOSTANDARD = LVCMOS33 | SLEW
= SLOW | DRIVE = 12;
 NET "OUT_BUS(5)"
               LOC = P51 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW | DRIVE = 12:
 NET "OUT_BUS(6)"
               LOC = P52 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW \mid DRIVE = 12:
 NET "OUT_BUS(7)"
               LOC = P53 | IOSTANDARD = LVCMOS33 | SLEW =
SLOW \mid DRIVE = 12:
DP Switches
```

NET "MODE" LOC = P70 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW

= SLOW | DRIVE = 12;

NET "SREED" LOC = P80 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12; 
NET "RESET" LOC = P79 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

8. Згенерував бінарний файл для цифрового автомата світлових ефектів.

Висновок: виконавши лабораторну роботу, здобуто навики реалізації цифрових автоматів світлових ефектів.