
Architetture dei Sistemi a Elaborazione – a.a. 2017/18

Esercitazione di Laboratorio 6

Durante l'esercitazione si consideri il sistema 8086, emulato tramite EMU_8086 e moduli aggiuntivi per 8259, 8255 e 8253.



1. Si vuole programmare un sistema a processore basato su 80x86 installato su un'automobile, la cui architettura è mostrata in figura, con una frequenza di pilotaggio dei timer pari a 120 MHz. Il sistema gestisce un componente per la frenata controllata chiamato ABS (Antilock Braking System) per reagire a frenate improvvise. Il processore legge dati sulla velocità delle ruote da un dispositivo di controllo velocità SC (Speed Control) tramite la porta A di un dispositivo 8255 e controlla tramite la porta B il modulo ABS in relazione alle velocità acquisite.

Nel dettaglio, il sistema ha il seguente comportamento:

- Ogni 25 microsecondi legge il valore su 8 bit scritto sulla porta A dell'8255 da un dispositivo di controllo velocità SC (Speed Control); tale numero è interpretato come numero senza segno ed indica la velocità istantanea dell'automobile in km/ora (non esistono i decimali).
- In caso la differenza di velocità sia negativa e inferiore a -5 km/ora per 4 letture consecutive,
 1) la cpu attiva il dispositivo ABS pilotando il valore FFh sulla porta B dell'8255 per 100 millisecondi
- 2) al termine dei 100 ms, vieni inviato sulla porta B il codice di spegnimento 00h.
- Durante la fase di frenata controllata, il sistema deve continuare a leggere la velocità delle ruote, eventualmente prolungando per ulteriori 100 millisecondi il periodo di attivazione dell'ABS finchè
 - 1) la vettura si ferma (è la situazione di inchiodata delle ruote per evitare l'impatto con l'ostacolo),
 - 2) la frenata perde intensità e la velocità della vettura ritorna ad avere la tendenza di guardia (situazione di frenata e scarto ostacolo).