

## Introducción

Jorge Abraham Moran Encina

### Complemento a 1

Este es un sistema de representación numérica para enteros con signo en binario. Aquí se cambian todos los bits con una operación not. Entonces para representar el número 5 con 8 bits con signo es "0000101". Si queremos representar el número -5 se saca complemento a 1 "1111010".

Esto tiene un problema y es el +0 y -0  
 0000 1111

### Complemento a 2

Este es el estándar actual en la arquitectura y diseño de computadores, aquí se calcula primero el complemento a 1 y luego se le suma 1 al bit menos significativo. Así eliminamos el +0 y -0

00000 → 11111 → 00000  
 Usa desbordamiento

### Punto Flotante

Esta es la forma de representar números con decimales.

1. Tiene bit de signo
2. Tiene exponente
3. Tiene mantisa

En 32 bits precisión simple

1 bit signo  
 8 bit exponente  
 23 bit mantisa

Ejemplo: Signo | exponente | Mantisa

1 | 10000001 | 10100...

127  
 127 + 2 = 129

127  
 127 + 2 = 129

Aquí sabemos que siempre hay un 1 a la izquierda

-6.5  
 6 = 110  
 .5 = .1  
 110.1 = 1.101 x 2

1 implícito

## Objetivos

Esta actividad busca que se entienda que la operación básica más importante es la suma, así como saber los diferentes que tipos de sumadores existen sus características, diferencias, ventajas y desventajas. Del mismo modo se debe saber que tipo de sumador se implementa en una GPU y en un CPU.



Desde el punto de vista de Verilog la intención de esta actividad es que se entienda y se ponga en práctica la instancia de módulos previamente hechos, y la implementación de módulos con entradas y salidas usando buses o vectores.

Se realizarán dos sumas, una de un ancho de palabra de 4 bits, esto es que el sumador tendrá dos operando de entrada de 4 bits c/u, y otra de ancho de palabra de 8 bits, esto es que cada operando tendrá 8 bits y el resultado 9.

## Desarrollo

Lo primero que desarrollamos fueron los medios sumadores y sumadores completos, una vez que eso ya estaba funcionando creamos un sumador de 4 bits instanciando los sumadores completos, luego de esto tuvimos una clase donde el maestro nos ayudó a crear el sumador de 4 bits pero comportamental, yo no sabía a qué se refería hasta que nos dijo directamente que se pueden hacer sumas de vectores con solo el signo de suma +. después de esto creamos la suma instanciada del sumador de bytes pero tuve un problema con este, ya que me di cuenta que nuestro sumador de 4 bits no tenía un acarreo de entrada para poder conectarlos y hacer el sumador de bytes, por lo que tuvimos que modificar dicho sumador y en la suma solamente agregar + acarreo de entrada. Con todo lo anterior ya simplemente se creó un testbench el cual nos ayudó a comprobar que todo estaba bien, todo lo demás fue pan comido.

## TESTBENCH



## Conclusiones

Esta práctica me ayudó debido a que simplifica mucho las cosas con eso de que se pueden hacer sumas vectoriales directamente, también aprendí cómo se hace un testbench en Verilog.

## Referencias

**Patterson, D. A., & Hennessy, J. L. (2011).** *Estructura y diseño de computadores: la interfaz software/hardware* (4.<sup>a</sup> ed.). Editorial Reverté.

[https://www.google.com.mx/books/edition/Estructura\\_y\\_dise%C3%B1o\\_de\\_computadores/YDbeDwAAQBAJ](https://www.google.com.mx/books/edition/Estructura_y_dise%C3%B1o_de_computadores/YDbeDwAAQBAJ)