

O mesmo processador RISC-V em 3 chips diferentes

João Moreti · dados dos datasheets (DE2 / Cyclone II e MAX II) + síntese real

1. As três placas, lado a lado

Placa	DE10-Lite	DE2	(placa 3)
Chip	MAX 10 — 10M50DAF484	Cyclone II — EP2C35F672	MAX II — EPM570T144
Tipo	FPGA	FPGA	CPLD
Elementos lógicos (LEs)	~49.760	33.216	570
Flip-flops (registradores)	~49.760	~33.216	~570
Memória dedicada	blocos M9K (1.638 Kbits)	105 × M4K (483.840 bits)	nenhuma (só 8.192 bits UFM flash)
Multiplicadores	144 (18×18)	35 (18×18)	não
ADC embutido	SIM (conversor A/D)	não	não
Configuração	SRAM (.sof) + flash interna (instant-on)	SRAM (volátil)	Flash (não-volátil, liga instantâneo)
Roda o nosso CPU?	SIM ✓	SIM ✓	NÃO ✗ (cabe só calc. reduzida)

Fonte: DE2_UserManual.pdf (33.216 LEs, M4K) e max-2-datasheet.pdf (EPM570, 8.192 bits UFM). MAX 10 do projeto principal.

2. Quanto o nosso processador ocupa

Onde	Recursos usados	Cabe?
MAX 10 (DE10-Lite)	~13.200 LEs · 9.263 flip-flops	27% — sobra muito
Cyclone II (DE2)	~18.400 elementos	~55% — cabe
MAX II (EPM570)	precisaria de ~18.000 LEs e 9.263 FFs	impossível (chip tem 570)

3. Informações de ouro (pra defesa)

1. Portabilidade sem mexer no código. O mesmo processador rodou em **MAX 10 e Cyclone II** sem alterar uma linha do CPU — só um *wrapper* de pinos/clock. Isso prova que o design é portátil e bem-feito (independente do fabricante de FPGA).

2. FPGA × CPLD — a diferença que explica tudo. **FPGA** (MAX 10, Cyclone II) = **milhares de LEs** + blocos de RAM, configuração em SRAM (volátil, reconfigurável) → comporta um processador inteiro. **CPLD** (MAX II) = **poucas centenas de LEs, sem RAM**, flash (não-volátil, liga na hora) → serve para lógica pequena, não para um CPU.

3. Por que a MAX II não comporta o CPU (número que impressiona). O Cyclone II tem **33.216 LEs**; a MAX II tem **570** — é **~58× menor**. Nosso processador (~18 mil LEs) é **~32× maior** que a MAX II inteira. Só o **banco de 32 registradores** ($32 \times 32 = 1.024$ flip-flops) já não cabe nos 570 da MAX II.

4. A narrativa elegante dos 3 chips. Nos FPGAs (DE10-Lite e DE2) a calculadora roda como **programa (software)** no nosso RISC-V. No CPLD MAX II, pequeno demais para um CPU, dá para sintetizar só a **mesma ULA em hardware dedicado** — o mesmo bloco, usado de duas formas. Mostra que você entende FPGA vs CPLD e hardware vs software.

5. Volátil × não-volátil. Configuramos os FPGAs por `.sof` na SRAM (volátil) — por isso regravamos a cada uso. A MAX II (CPLD, flash) guarda o circuito mesmo desligada. **O MAX 10 é híbrido:** é FPGA, mas tem **flash interna**, então pode ser "instant-on" (gravando `.pof` em vez de `.sof`).

6. O MAX 10 é o mais "completo" dos três. Além de FPGA grande (~49.760 LEs), ele tem **ADC embutido** (conversor analógico→digital), **flash interna** e mais multiplicadores (144). O Cyclone II é um FPGA "clássico" (sem ADC, config externa); a MAX II é um CPLD pequeno (sem RAM, sem multiplicador). Bom para mostrar que você sabe escolher o chip certo para cada necessidade.

Comparação técnica · Processador RISC-V RV32I (mesmo código nos 3 alvos) · Quartus Prime 22.1 (MAX 10) e Quartus II 13.0sp1 (Cyclone II / MAX II). Números confirmados nos datasheets fornecidos (`DE10_Lite_User_Manual.pdf` , `DE2_UserManual.pdf` , `max-2-datasheet.pdf`); ocupação medida na síntese.