




Datapath do processador RISC-V RV32I single-cycle (riscv_core). Fluxo: PC endereça a ROM → a instrução é decodificada (campos + CONTROL) → o banco de registradores fornece $rs1/rs2$ → muxes escolhem as entradas da ULA → a ULA calcula (e endereça a RAM em LW/SW) → o mux de write-back devolve o resultado ao registrador destino. A unidade de Next-PC escolhe $pc+4$, $pc+imm$ (branch/JAL) ou jlr .