

Relatório Final — Processador RISC-V em FPGA e CPLD

João Moreti · explicações técnicas, limites e por quês

1. O processador que construímos — características

Item	O que é
Arquitetura	RISC-V RV32I (inteiro, 32 bits), single-cycle (1 instrução por ciclo de clock).
Instruções	Tipo-R, tipo-I aritmético, 6 branches (BEQ/BNE/BLT/BGE/BLTU/BGEU), LW/SW , JAL/JALR , LUI/AUIPC.
Registradores	32 registradores de 32 bits (banco com 2 leituras + 1 escrita/ciclo). <code>x0</code> fixo em 0.
ULA	10 operações (ADD, SUB, AND, OR, XOR, SLL, SRL, SRA, SLT, SLTU), selecionadas por <code>alu_op</code> (4 bits).
Memórias	ROM 256×32 (programa) e RAM 256×32 (dados), endereçadas por byte.
I/O	Mapeada em memória (chaves, botões, LEDs e display são endereços: 0x2000–0x2020).
Display	Decimal com sinal, conversão binário→BCD por <i>double-dabble</i> .
Linguagem / clock	VHDL-2008; clock 50 MHz com a CPU dando um passo a cada 16 ciclos (~3,1 MHz).
Validação	5/5 testbenches "ALL TESTS PASSED" (GHDL).
Portabilidade	Mesmo código roda em MAX 10 (DE10-Lite) e Cyclone II (DE2) — só um wrapper de pinos muda.
Ocupação	~13.200 LEs e 9.263 flip-flops (MAX 10); ~18.400 elementos (Cyclone II).

2. O que é um LE (Logic Element)?

É o **tijolo básico** de um FPGA/CPLD. Cada LE tem, basicamente, **duas peças**:

- uma **LUT** (Look-Up Table, tabela-verdade programável) — implementa qualquer **lógica combinacional** de algumas entradas (ex.: uma porta AND, um somador de 1 bit...);
- um **flip-flop** — guarda **1 bit** (lógica sequencial, com memória).

O chip inteiro é um "mar" de milhares de LEs que você **liga entre si** para montar qualquer circuito. **Mais LEs = circuitos maiores cabem**. É por isso que medimos o tamanho do nosso processador em "quantos LEs ele ocupa".

3. O que é um flip-flop e quantos tem um registrador?

Um **flip-flop** é o circuito que **guarda 1 bit** (0 ou 1) de forma estável, até ser atualizado num pulso de clock. É a "célula de memória" mais básica do hardware.

1 bit = 1 flip-flop. Logo, um **registrador de 32 bits** precisa de **32 flip-flops** (um para cada bit). Um registrador "de 32 bits" é literalmente 32 flip-flops lado a lado guardando 32 zeros/uns.

4. A conta $32 \times 32 = 1.024$ flip-flops (o banco de registradores)

O RISC-V RV32I tem **32 registradores**, e cada um é de **32 bits**. Como cada bit custa 1 flip-flop:

$$32 \text{ registradores} \times 32 \text{ bits} = 1.024 \text{ flip-flops}$$

Ou seja, só o **banco de registradores** do nosso processador já são **1.024 flip-flops**. (Guarde esse número — é o que prova que a MAX II não comporta o CPU.)

5. Por que a calculadora NÃO roda na MAX II (o limite e o porquê)

A MAX II **EPM570** é um **CPLD** com apenas **570 LEs** — e, como cada LE tem 1 flip-flop, no máximo **~570 flip-flops** no chip inteiro.

Recurso	A MAX II tem	Nosso CPU precisa	Resultado
Flip-flops (banco de registradores)	570 no total	1.024 só pro banco	já não cabe
Flip-flops (CPU inteiro)	570	9.263	~16× a mais
LEs (CPU inteiro)	570	~18.000	~32× a mais
Blocos de RAM	nenhum	ROM + RAM	sem onde pôr

O limite exato: o **banco de 32 registradores sozinho** (1.024 flip-flops) **já é maior que o chip inteiro** (570). Não é questão de otimizar — falta espaço por um fator de ~16× a ~32×. A MAX II é um CPLD feito para **lógica pequena** ("cola" — decodificadores, máquinas de estado simples), **não para um processador**.

6. O limite da calculadora (e o porquê de cada um)

A calculadora tem **três limites diferentes**, cada um por um motivo:

Limite	Valor	Por quê
Valor por entrada	0 a 255	São 8 chaves (SW0–SW7) = 8 bits = $2^8 = 256$ valores.
O que o display mostra	até ±999.999	São 6 displays de 7 segmentos = 6 dígitos decimais (+ sinal no LEDR8).
O que o processador aguenta	±2,1 bilhões	O acumulador e a ULA são de 32 bits (2^{31}).

A sacada: o limite NÃO é do processador — internamente ele é **32 bits** (vai a ±2,1 bilhões). O que limita é a **interface**: as 8 chaves (entrada de até 255) e os 6 displays (saída de até 999.999, com o

LEDR9 avisando overflow acima disso). Trocar o número de chaves/displays mudaria o limite **sem tocar no processador**.

7. Informações de ouro (super importantes para a defesa)

A. De onde vêm os 9.263 flip-flops. A maior parte é a **RAM de dados**: $256 \times 32 = 8.192$ bits, que viram **8.192 flip-flops** (porque a leitura é assíncrona e não mapeia nos blocos de RAM dedicados). Somando o banco (1.024) + PC (32) + registradores de I/O ≈ 9.263 . Por isso o design é "grande" — a RAM virou lógica.

B. A calculadora é software, não circuito dedicado. Ela é um **programa em assembly** rodando no nosso RISC-V. Por isso ela **prova** que o processador funciona — ele busca instruções, decodifica, calcula na ULA e mostra o resultado, tudo de verdade.

C. FPGA × CPLD em uma frase. **FPGA** (MAX 10, Cyclone II) = milhares de LEs + RAM → comporta um processador. **CPLD** (MAX II) = centenas de LEs, sem RAM → só lógica pequena. É a razão técnica de o CPU rodar nas duas primeiras e não na MAX II.

D. Mesmo código, dois fabricantes de FPGA. Rodou em MAX 10 e Cyclone II **sem alterar uma linha do processador** (só pinos/clock). Prova de design portátil e bem-feito — e exigiu até **dois Quartus diferentes** (Prime 22.1 para o MAX 10, e o antigo Quartus II 13.0sp1 para o Cyclone II, que é uma família legada).

E. Por que o timing fecha a 50 MHz. O caminho combinacional do single-cycle só fecharia ~38 MHz. Resolvemos com um **clock-enable** (a CPU anda 1 a cada 16 ciclos) + `multicycle` no `.sdc` → o dado tem 320 ns para assentar, não 20 ns. Tudo no domínio único de 50 MHz, sem clock derivado de lógica.