
دانشگاه صنعتی شاهرود	تمرین درس طراحی کامپیوتری سیستم های دیجیتال
تمرین سری پنجم	مدرس: محسن فرهادی
	دستیار مدرس: محمدامین ابطحی
پاسخ تمرین ها را در سامانه LMS آپلود کنید!	مهلت تحویل: 1400/9/11 ساعت 2 ظهر

لطفا:

- پس از نوشتن کد VHDL هر سوال، آن را در فایل <u>txt.</u> کپی و با نام گذاری صحیح یا <u>اسکرین شات</u> کل کد را ارسال کنید.
 - نام گذاری ورودی و خروجی ها را طبق تصویر پیاده سازی کنید.

طراحى شيف رجيستر يونيورسال بصورت ساختارى:



Mode Control Register Operation S_1 S_0 No change 0 0 Shift right 0 1 1 0 Shift left Parallel load 1 1

- ورودیهای کنترل 18 و 18 مولتی پلکسرهای 14 به 11 را کنترل می کنند.
- ⊙ وقتی S1s0=00 باشد، هر مولتی پلکسر خروجی فلیپ فلاپ مربوطه را به ورودی آن وصل می
 کند.
 - وقتی S1s0=01 باشد، هر مولتی پلکسرخروجی فلیپ فلاپ سمت چپ را به ورودی فلیپ
 فلاپ خودش هدایت می کند.
 - وقتی S1s0=10 باشد، هر مولتی پلکسرخروجی فلیپ فلاپ سمت راست را به ورودی فلیپ
 فلاپ خودش هدایت می کند.
 - وقتی S1s0=11 باشد، هر مولتی پلکسر خروجی ورودی فلیپ فلاپ را به ورودی موازی
 مربوطه وصل می کند.