ARM Cortex M4 GPIO



GPIO

- GPIOs: General Purpose Inputs/Outputs
- Parte do módulo de Sistema
- 8 blocos de GPIO:
 - Portas A a H
- Dependendo da configuração, estão disponíveis de 5 a 52 GPIOs
- Entrada tolerante a 5V, configurável
- Pinos configurados como entradas digitais são Schmitt-triggered
- Pinos bit-endereçaveis, operação atômica
- Rápida mudança de saída:
 Taxa de chaveamento de até ½ CPU clock




Cortex M4 GPIO - Características

- Controle programável da configuração dos drivers de GPIO
 - Resistores de Weak pull-up ou pull-down
 - Drivers de 2 mA, 4 mA, and 8 mA pad para comunicação digital
 - Até 4 pads podem ser configurados com drivers de 18 mA para aplicações de "alta" corrente
 - Controle de slew rate para os drivers de 8 mA
 - Habilitação para Dreno Aberto
 - Habilitação para entradas digitais
- Controle programável para interrupções de GPIO
 - Geração de máscara de interrupção
 - Interrupção ativa por borda de subida, descida ou ambas.
 - Interrupção ativa por nível (baixo ou alto).




Pino E/S nas configurações de entrada pull-up / pull down






Estrutura básica pino E/S






Pino E/S nas configurações de saída







| Identification Registers | | | | | |
|--------------------------|---------------|--------------|--|--|--|
| GPIOPeriphID0 | GPIOPeriphID4 | GPIOPCellID0 | | | |
| GPIOPeriphID1 | GPIOPeriphID5 | GPIOPCellID1 | | | |
| GPIOPeriphID2 | GPIOPeriphID6 | GPIOPCellID2 | | | |
| GPIOPeriphID3 | GPIOPeriphID7 | GPIOPCellID3 | | | |

Diagrama de blocos da GPIO



Cortex M4 GPIO – Descrição Funcional

- Controle de dados (Data Control)
 - Os registradores de controle de dados permitem que o software configure o modo de operação dos GPIOs.
 O registrador de direção de dados configura o GPIO como entrada ou saída enquanto que os registradores de dados capturam o valor das entradas ou ativam os respectivos pinos de saída.
 - Direção GPIO : GPIODIR
 - Dados GPIO : GPIODATA
- Controle de Interrupção (Interrupt Control)
 - A capacidade de interrupção de cada porta GPIO é controlado por um conjunto de sete registradores. Com eles, é possivel selecionar a fonte da interrupção, sua polaridade e as propriedades de borda.
 - Sensores de Interrupção GPIO Interrupt Sense: GPIOIS
 - Interrupção em ambas as bordas GPIO: GPIOIBE
 - Evento de interrupção GPIO : GPIOIEV



Cortex M4 GPIO – Descrição Funcional

- Controle de dados (Data Control)
 - Os registradores de controle de dados permitem que o software configure o modo de operação dos GPIOs.
 O registrador de direção de dados configura o GPIO como entrada ou saída enquanto que os registradores de dados capturam o valor das entradas ou ativam os respectivos pinos de saída.
 - Direção GPIO : GPIODIR
 - Dados GPIO : GPIODATA
- Controle de Interrupção (Interrupt Control)
 - A capacidade de interrupção de cada porta GPIO é controlado por um conjunto de sete registradores. Com eles, é possivel selecionar a fonte da interrupção, sua polaridade e as propriedades de borda.
 - Sensores de Interrupção GPIO Interrupt Sense: GPIOIS
 - Interrupção em ambas as bordas GPIO: GPIOIBE
 - Evento de interrupção GPIO : GPIOIEV



Cortex M4 GPIO – Descrição Funcional

- Controle de dados (Data Control)
 - Os registradores de controle de dados permitem que o software configure o modo de operação dos GPIOs.
 O registrador de direção de dados configura o GPIO como entrada ou saída enquanto que os registradores de dados capturam o valor das entradas ou ativam os respectivos pinos de saída.
 - Direção GPIO : GPIODIR
 - Dados GPIO: GPIODATA
- Controle de Interrupção (Interrupt Control)
 - A capacidade de interrupção de cada porta GPIO é controlado por um conjunto de sete registradores. Com eles, é possivel selecionar a fonte da interrupção, sua polaridade e as propriedades de borda.
 - Sensores de Interrupção GPIO Interrupt Sense: GPIOIS
 - Interrupção em ambas as bordas GPIO: GPIOIBE
 - Evento de interrupção GPIO : GPIOIEV



Inicialização e configuração


- Para usar o GPIO, o clock de periféricos deve ser habilitado acionando o campo apropriado (GPIOn) no registrador RCGC2.
- No reset, todos os GPIO pins são configurados como tristate
- Exemplo: GPIO Pad Configuration

| Configuration | GPIO Register Bit Value ^a | | | | | | | | | |
|-----------------------------|--------------------------------------|-----|-----|-----|-----|-----|------|------|------|-----|
| Comiguration | AFSEL | DIR | ODR | DEN | PUR | PDR | DR2R | DR4R | DR8R | SLR |
| Digital Input (GPIO) | 0 | 0 | 0 | 1 | ? | ? | X | X | X | Х |
| Digital Output (GPIO) | 0 | 1 | 0 | 1 | ? | ? | ? | ? | ? | ? |
| Open Drain Output (GPIO) | 0 | 1 | 1 | 1 | X | X | ? | ? | ? | ? |

- Agenda:
- X=Ignored (don't care bit)
- ?=Can be either 0 or 1, depending on the configuration



GPIODATA



| DIET ICIA | T TIME I I II | 1,70~ | 170-20-6 | oczonipach |
|-----------|---------------|-------|----------|---|
| 31:8 | reserved | RO | 0x00 | Software should not rely on the value of a reserved bit. To provide compatibility with future products, the value of a reserved bit should be preserved across a read-modify-write operation. |
| 7:0 | DATA | R/W | 0x00 | GPIO Data |

Discount:

Tuna

Mama

GPIO Data (GPIODATA)

BiMEiald.

GPIO Port A base: 0x4000.4000 GPIO Port B base: 0x4000.5000 GPIO Port C base: 0x4000.6000 GPIO Port D base: 0x4000.7000 GPIO Port E base: 0x4002.4000 GPIO Port F base: 0x4002.5000 GPIO Port G base: 0x4002.6000 GPIO Port H base: 0x4002.7000

Offset 0x000

Type R/W, reset 0x0000.0000


GPIO Data

Description.

This register is virtually mapped to 256 locations in the address space. To facilitate the reading and writing of data to these registers by independent drivers, the data read from and the data written to the registers are masked by the eight address lines ipaddr [9:2]. Reads from this register return its current state. Writes to this register only affect bits that are not masked by ipaddr [9:2] and are configured as outputs. See "Data Register Operation" on page 280 for examples of reads and writes.



GPIODIR



| Bit/Field | Name | Type | Reset | Description |
|-----------|----------|------|-------|---|
| 31:8 | reserved | RO | 0x00 | Software should not rely on the value of a reserved bit. To provide compatibility with future products, the value of a reserved bit should be preserved across a read-modify-write operation. |

R/W

0x00

GPIO Direction (GPIODIR)

GPIO Port A base: 0x4000.4000 GPIO Port B base: 0x4000.5000 GPIO Port C base: 0x4000.7000 GPIO Port D base: 0x4000.7000 GPIO Port E base: 0x4002.4000 GPIO Port F base: 0x4002.5000 GPIO Port G base: 0x4002.7000 GPIO Port H base: 0x4002.7000

Offset 0x400

Type R/W, reset 0x0000.0000

GPIO Data Direction

The DIR values are defined as follows:

Value Description

0 Pins are inputs.

Pins are outputs.



DIR