
HLS 项目:数字图像处理(DIP)系统

完成人: 石尚轩、赵浩文

完成时间: 2023.7.18


一. 在 Vitis_HLS 中设计 DIP IP

1. 在 Vitis HLS 创建项目: dip_hls_prj, 添加 source 和 test bench 代码, 器件型号为 xc7z020clg484-1




2. 进行 C- Simulation, 仿真成功

3. 进行 C- Synthesis, 综合成功



4. 进行 C/RTL Co-simulation, 联合仿真成功




5. 导出 RTL, 导出成功




二. 在 Vivado 中进行 IP 集成

1. 在 Vivado 创建项目: dip_vivado_prj, 将添加刚才生成的 IP 导入, 创建一个 Block Design: design_1。在 Block 中添加相应模块: DIP_0、 ZYNQ7 Processing System、AXI Direct Memory Access,配置好项目后进行自动连线,如图所示:



2. 综合与生成比特流,综合生成成功



三. 构建 PYNQ 设计

1. 提取 bit 与 hwh 文件

DIP.bit	2023/7/18 0:29	BIT 文件	3,951 KB
DIP.hwh	2023/7/18 0:21	HWH 文件	334 KB


2. 在 jupyter 中部署与运行 Overlay


2.3 使用fpga加速图片处理

载入Overlay


```
In [10]: from pynq import Overlay, allocate
    overlay = Overlay("./DIP.bit")
DIP = overlay.DIP_0
```


- 3. 最后的图像处理结果如图所示:
 - (1) 灰度变换, 达到了颜色反转的效果







(2) 中值滤波, 达到了去噪的效果







(3) 边缘检测





(4) 阈值分割





分别测试 cpu 和 fpga 处理相同任务所需要的时间, 结果如下表所示。 在灰度变换、阈值分割这种简单的任务上, fpga 的速度大约是 cpu 的两倍; 在中值滤波、边缘检测这类较复杂的任务上, fpga 由于其 并行计算的优势, 速度大大领先 cpu, 起到了很好的加速效果。本次 HLS 项目顺利完成!

	灰度变换	中值滤波	边缘检测	阈值分割
сри	0.063709	0.810504	0.994434	0.066190
fpga	0.031092	0.031049	0.030859	0.030693