

⑥

3.41 $-\frac{1}{4} = -2^{-2} = (-0.01)_2$

标准化绝对值, 有 $(0.01)_2 = 1.0 \times 2^{-2} = 1.0 \times 2^{125-127}$

符号 = 1, 指数 = 125 = 01111101,

小数 = 000 0000 0000 0000 0000 0000

故最终形式为

1	0111 1101	000 0000 0000 0000 0000 0000
---	-----------	------------------------------

3.44 $\frac{1}{3} = 0.333333 \dots$, 由于 $(3)_{10} = (0011)_2$

故24位BCD编码为 0011 0011 0011 0011 0011 0011

这不是一个精确的表达, 因为我们截断了太多小数

3.47 设计指令: load - 128 / store - 128 向128位寄存器读取

mul - 64, a, b, c b与c寄存器的最低每16位相乘(共4组16位数),
结果依次存入a中.

sum - r, a, b b中以16位为单位(8个16位), 计算8个16位数的和,
存入a的最低位

rshift / lshift - 16 a右移/左移16位

将十数组存入十寄存器的 $[63:0]$, 将 sig-in 存入(每8个的存)

执行: mul - 64 temp - mul, sig-in, f
sum - r temp, temp - mul
lshift - 16 temp
rshift - 16 sig-in

上述代码执行8次, 可以算出 sig-out 的8个输出, 再重新算 sig-in, 使用 Loop, 直到128位

4.2 (1) 它执行 ALU, 所以可以使用 ALU 单元;

可以使用 PC 和指令存储器单元, 数据存储器, 寄存器单元, 三个多路复用器单元

sig-out 算出

(2) 不需要添加功能单元

(3) 不需要新的信号, 只需令 RegWrite = 1, MemRead = 1,

MemWrite = 0, ALU mux = 0, REG mux = 1, Branch = 0 即可

4.4 (1) 有两条路径: ① $PC \rightarrow ADD \rightarrow PC$, 延时为 70 ps

② $PC \rightarrow I-Mem$, 延时为 200 ps

故时钟周期为 200 ps

(2) 路径如下: $PC \rightarrow I-mem \rightarrow Sign \rightarrow extend \rightarrow Shift-left-2$

$\rightarrow Add \rightarrow Mux \rightarrow PC$

故延时为 $200 + 15 + 10 + 70 + 20 = 315$ ps

(3) 路径: $PC \rightarrow I-mem \rightarrow Regs \rightarrow Mux \rightarrow ALU \rightarrow Mux \rightarrow PC$

因此延时为 $200 + 90 + 20 + 90 + 20 = 420$ ps

(4) 所有分支和跳转指令使用该单元

(5) 对无条件分支和跳转指令, 该单元位于关键路径上

(6) add 指令不使用该单元, 因此延迟变化对 add 执行时间无影响

beq 是条件分支指令, 对比 (2) 和 (3) 结果可知

延时可以增加 $420 - 315 = 105$ ps, 而不会表现更差。

4.7. opcode 是头 6 位: 101011

因此 $opcode = 1 \times 2^5 + 1 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 43$, 这是一个 sw 指令

rs 是接下来 5 位: 00011 = 3, rt 是 2 个 5 位: 00010 = 2

剩下是地址: 0000 0000 0001 0100 = 20

(1) 符号拓展单元输出: 0000 0000 0000 0000 0000 0000 0001 0100

左移两位单元输出: 0000 0000 0000 0000 0000 0000 0101 0100

(2) ALU 控制单元的输入是 0010

(3) 由于无跳转/分支指令, 故执行后 PC 值是执行前的 4 倍

路径: $PC \rightarrow$ 第一个 Add unit \rightarrow top-right Mux $\rightarrow PC$

(4) 由于无 write register, 故 mux 输出给 write register 的值未定义

Mux 输出给 ALU 的地址值: $0x00000014$

Mux 输出给 Data Memory 的值未定义

两个 top-right Muxes 输出为 $PC + 4$

(5) 第一个加法器输入为 PC 和 4

第二个加法器输入为: ① 第一个加法器的输出, 即 $PC + 4$

② 左移 2 位单元的输出, 为 $0x00000050$

对于 ALU 第一个输入是 $r3$ ，因此第一个输出为 $r3 = -3$

用 (4)，第二个输入为 0×00000014

(6) 由于 Write register 和 Write data 未定义，read register 1 是 $r5 = 3$
read register 2 是 $r4 = 2$ ，Control signal 为 0

4.8 (1) lw 指令需要 5 个阶段

$$\text{时间为 } 250 + 350 + 150 + 300 + 200 = 1250 \text{ ps}$$

因此非流水线处理器时钟周期为 1250 ps

对于流水线寄存器，时钟周期取决于最长延时，为 350 ps

(2) lw 指令在非流水线处理器延迟为 1250 ps，同 (1)，

在流水线处理器延迟为 $5 \times 350 = 1750 \text{ ps}$

(3) 由于划分为 ID 之外的级不会改变延迟，故我们划分 ID，

$$\text{故每级 } 350 \div 2 = 175 \text{ ps}$$

故时钟周期为 350 ps。

(4) 数据存储器只被 sw 和 lw 指令使用，

$$\text{因此，利用率为 } 20\% + 15\% = 35\%$$

(5) 写寄存器端口只被 alu 和 lw 指令使用

$$\text{故利用率：} 45\% + 20\% = 65\%$$

(6) 多周期指令时间等于 350 ps。

$$\text{故时钟周期比 } \frac{t_{\text{多周期}}}{t_{\text{单周期}}} = \frac{1250}{350} = 3.57$$

$$\text{总执行时间比 } \frac{t_{\text{多}}}{t_{\text{单}}} = \frac{\text{时钟周期}_{\text{多}} + 3.2 \times \text{时钟周期}_{\text{多}}}{\text{时钟周期}_{\text{单}}} = 4.2$$