Conception d'un Enregistreur Numérique

Chaîne d'acquisition audio mixte : Filtrage Analogique & Informatique Embarquée

Alan Idmont - Sagesse Fontarel

Année universitaire 2025-2026

Résumé

Ce rapport détaille la conception matérielle et logicielle d'un système complet d'enregistrement et de restitution audio basé sur un microcontrôleur STM32L476RG. Le projet démontre la maîtrise d'une chaîne d'acquisition complète : la conception d'un circuit imprimé (PCB) intégrant un filtre de lissage actif d'ordre 6, et le développement d'un firmware "temps réel" gérant l'échantillonnage, le stockage en SRAM et la restitution du signal via DAC.

1 Ingénierie Matérielle : Le Filtre de Lissage

En sortie du Convertisseur Numérique-Analogique (DAC) du microcontrôleur, le signal audio se présente "en escalier". L'objectif de notre carte d'extension matérielle est de lisser ce signal pour reconstruire l'onde analogique d'origine, en supprimant les harmoniques haute fréquence liées à la fréquence d'échantillonnage.

Ingénierie Matérielle (Électronique)

Spécifications et Choix Architecturaux :

- **Cahier des charges :** Fréquence d'échantillonnage $F_{ech} = 44.1$ kHz avec une atténuation minimale imposée de 34 dB à la fréquence image.
- **Topologie :** Filtre actif d'ordre 6 (cascade de 3 cellules du 2nd ordre) structure Sallen-Key (réponse de Butterworth).
- **Composants :** Amplificateurs opérationnels **MCP6022**. Leur caractéristique "Rail-to-Rail" et leur produit Gain-Bande de 10 MHz garantissent l'absence de distorsion.
- **Adaptation des niveaux :** Le système étant alimenté en +3.3V asymétrique, un montage suiveur génère une masse virtuelle ultra-stable à 1.65V.



FIGURE 1 – Schéma électrique de la chaîne de traitement analogique (Génération V_{ref} et Filtre d'ordre 6).

1.1 Stratégie de Routage et Intégrité du Signal

Le passage de la théorie au circuit imprimé (PCB) a imposé le respect strict de règles de routage pour l'audio de précision :

1. **Découplage :** Condensateurs de 100 nF placés au plus près des broches d'alimentation des AOp.
2. **Pistes sensibles :** Les pistes reliées aux entrées inverseuses (haute impédance) ont été maintenues sous les 10 mm pour limiter l'effet antenne et la captation de bruit.
3. **Flux du signal :** L'implantation suit une progression linéaire (gauche vers droite) pour éviter les boucles de retour.



FIGURE 2 – Routage du PCB sous Proteus. Les condensateurs de découplage et la linéarité du signal sont mis en évidence.

1.2 Réalisation et Validation Expérimentale

Après perçage et brasage, la carte a subi une batterie de tests unitaires. La méthode de la quadrature de phase ($-90°$) a permis de valider une fréquence propre f_n de 11.01 kHz (pour 10.56 kHz théorique, soit moins de 4.2% d'écart lié à la tolérance des composants E6/E24). L'atténuation globale mesurée à la fréquence critique respecte strictement le gabarit des 34 dB.



FIGURE 3 – Vue de dessus : Composants traversants et pistes de signal.



FIGURE 4 – Vue de dessous : Connectique HE10 et soudures.

2 Informatique Embarquée : Architecture Temps Réel

Le traitement numérique du signal exige un cadencement parfait. L'architecture logicielle initiale (basée sur du *polling* bloquant) a été entièrement repensée pour exploiter les interruptions matérielles du STM32L476RG.

Ingénierie Logicielle (STM32)

Optimisations Logicielle Implémentées :

- **Architecture par Interruptions (Foreground/Background) :** Le Timer 7 cadence l'acquisition/restitution avec une précision absolue, tandis que la boucle principale gère l'interface série utilisateur.
- **Configuration F_{ech} Dynamique :** Recalcul à la volée du registre d'auto-rechargement (ARR) avec un Prescaler bloqué à 0 pour minimiser l'erreur d'arrondi de l'horloge système à 80 MHz.
- **Traitement DSP Basique :** Possibilité de lire les buffers en sens inverse pour un effet de restitution "Reverse".

2.1 Gestion de la Mémoire (SRAM) et Dépassement

Défi Technique & Résolution

Résolution du "RAM Overflow"
Contexte : Pour maximiser la durée d'enregistrement, nous souhaitions allouer deux grands tableaux de 50 000 échantillons `uint16_t` (200 Ko au total).
Problème : La puce STM32L476RG est physiquement limitée à 96 Ko de SRAM, provoquant une erreur fatale à la compilation (`region RAM overflowed`).
Solution : Nous avons redimensionné les allocations et créé une machine à états mémoire structurée autour de deux **Zones A et B** de 20 000 échantillons chacune. Ce basculement virtuel permet d'exploiter 80 Ko de données utiles tout en préservant 16 Ko cruciaux pour la pile système (Stack/Heap) et les variables de fonctionnement.

2.2 Validation de la Charge Processeur

Afin de garantir que notre traitement audio sous interruption ne provoque pas de famine pour le reste du système, nous avons instrumenté le code avec des basculements de broche (GPIO) au début et à la fin de la routine d'interruption.

Listing 1 – Routine d'interruption du Timer 7 (Foreground)

```c
void HAL_TIM_PeriodElapsedCallback(TIM_HandleTypeDef *htim) {
    if (htim->Instance == TIM7) {
        // Activation de VisuPin1 pour analyse temporelle a l'oscilloscope
        HAL_GPIO_WritePin(VisuPin1_GPIO_Port, VisuPin1_Pin, GPIO_PIN_SET);

        switch (mesDonnees.mode) {
            case RECOPIE:
                modeRecopie(&maConfig, &mesDonnees);
                break;
            case ACQUISITION:
                modeAcquisition(&maConfig, &mesDonnees);
                break;
            case RESTITUTION:
                modeRestitution(&maConfig, &mesDonnees);
                break;
            default: break;
        }

        // Desactivation : Fin de l'execution critique
        HAL_GPIO_WritePin(VisuPin1_GPIO_Port, VisuPin1_Pin, GPIO_PIN_RESET);
    }
}
```

L'observation de cette broche à l'oscilloscope a permis de confirmer que le temps d'exécution réel de notre machine à états était largement inférieur à la période d'échantillonnage ($T_{ech} \approx 22.6$ μs pour 44.1 kHz), garantissant un comportement 100% temps réel et sans perte d'échantillons.

3 Conclusion

Ce projet valide notre capacité à opérer sur l'ensemble de la chaîne d'acquisition d'un système embarqué. De la maîtrise des imperfections analogiques (tolérance des composants, conception de PCB, intégrité du signal) à la rigueur de la programmation C bas niveau (gestion des drapeaux matériels d'interruption, optimisation de la SRAM), ce dispositif complet répond strictement

au cahier des charges et démontre une synergie réussie entre l'électronique et l'informatique embarquée.