

## \* طرزِ نکت Cache

باقیہ - صورت سوال 4k کش دایم . برای می سببی مقدار بلوکها داریم

$$4k = 4 \times 2^{10} = 2^{12} \rightarrow \text{به 12 بیت نیاز داریم.}$$

از طرف دیگر برای حافظه 32k محوری در اختیار داریم.

$$\frac{\text{Mem}}{\text{Cache}} = \frac{32k}{4k} = 8 = 2^3 \Rightarrow \text{3 بیت هم بد} \quad \text{tag نیز داریم:}$$

3 بیت برای tag نیاز داریم، 12 بیت هم بالا تر حساب داریم. 15 بیت آدرس خواهیم داشت.  
از طرف دیگر با داشتن 4k کش،  $2^{12}$  خط برای کش داریم در هر سُرور 4096.

به این ترتیب هر بلوک آدرس 15 بیت دارد که 3 بیت آن برای tag استفاده می شود.

به عنوان مثال اگر نخواهیم reset کنیم، تمام دوری Valid را ضرر می نزنیم.

بیت ورودی Valid خبرر 15 بیت آدرس نیست و به صورت دستی تنظیم می شود.  
\* آدرس دهی 16 بیت است - 3 بیت برای Valid + 12 بیت برای tag + 12 بیت آدرس  
+ طرزِ حافظه اصلی - Main Memory  
Valid را به صورت دستی تعیین می کنیم!

$$32k = 32 \times 2^{10} = 2^{15} \rightarrow \text{Memory Size}$$

باقیہ - نکت کلی 32k محوری داریم.  $32767$  خط دارد 32 بیت می خواهیم  
در هر خط از حافظه اصلی، 32 بیت نیاز داریم.  $32767$  خط دارد 32 بیت می خواهیم  
داشت.

در کد مت Main Memory از ابزار Initial Begin استفاده کرده ایم. از آن جایی که ترتیب  
در 8k ذخیره کنیم، از خانه 24 تا 9125 را در کد مت Initial به این کار اختصاص می دهیم.

در بخش Initial در هر حلقه از for راه را روی Main Memory می گذاریم!

از آن جایی که در هر خط یک بیت داریم، 4 خط سوالی را می خوانیم که یک خانه محسوب می شود.  
به این ترتیب در خط 16 از  $main\_memory[address+offset]$  استفاده می کنیم و از آن جایی که  
offset مقدار بین 0 تا 3 دارد، بنابراین 4 خط سوالی را می توان خواند!

خط 17 هم برای زمانی است که به تکرار اطلاع می دهد که من اماره نام دنیا بگیریم.

\* اتصال کش به حافظه اصلی Cache-main Mem-Connection:

در این بخش از کد تنها کش را به حافظه اصلی وصل می کنیم. سیگنال هایی که از یک تریزر  
می آید، در ابتدای الم خود دارد!

در خط 11 برای این که چید کنیم که hit می یابیم، چید می کنیم که tag ای که از کش  
می آید با 3 بیت در آن می گزیند یا نه؟  
tag



\* اتصال کنترل به طبیعت حافظه - Circuit

در این قسمت کنترل را به All Memory وصل کنیم. سیگنال های کنترل را بین واحدهای حافظه و خود کنترل توزیع شده اند.

به عنوان مثال مشاهده می شود که سیگنال های کنترل به درخت های قبل issue می شوند  
is-wanted-data, cache-valid, در کنترل می شود که از طریق آن های هم hit می شود  
یا خیر؟ یا Main-Mem-Ready می شود که درخت های قبل آن را رسیدیم!

در سیگنال finish-out, hit-out هم داریم که توی بخش می بیند که hit  
نمیکند یا خیر و در می هم بخش می بیند hit انجام می شود یا نه!

\* طراحی یک Controller:

در always توی بخش می کنیم که state بعدی چیست؟

در always توی سیگنال های کنترلی را issue می کنیم

در always توی next state می کنیم

در آخری هم به Counter طراحی کرده ایم که در ادامه استفاده می کنیم را شرح می دهیم

در always لول، ابتدا وضعیت شروع را بررسی کنیم که آیا hit اتفاق افتاده است یا خیر؟  
در صورتی که hit شده باشد که به state مخفی می رود و فرض می کنیم که بیان تمام شده.

در صورتی که miss شده باشد به state مخفی می رود که در خط 13 تکمیل آن مشخص می شود.  
در این جا همان سیگنال main-mem-ready را چک می کنیم که آیا می توان از حافظه خواند یا خیر؟



در نهایت چون 4 خط متوالی را باید بخوانیم در خط 15 این کار را انجام می دهیم! 4 بار عمل خواندن را انجام می دهیم!

نیمت write همان بزرگ always چک می کند که آورده ایم یا 4 بار عمل خواندن Counter را انجام بدهد.

همان طور که پیش از این دیدیم در بزرگ always دو سیگنال های دیگری issue می شوند

سیگنال جدیدی که hit یا miss اتفاق افتاده است یا خیر؟ خط 27

و در خط 31 وضعیت offset را مشخص می کنیم که 4 خط پست سر هم را بخوانیم



حالت خالی که نشخ 8 بزر Cache داریم ← موردی اصلی 32 خانه داریم

$$\text{Hit Rate} = \frac{3}{8} = 0.375 \Rightarrow \text{hit rate} = 37.5\%$$

\* نتیجه: طرح بالا مثالی کوچک از پروژه پیاده سازی می شود! (Cache، مثالی از آن)