

УНИВЕРСИТЕТ ИТМО

ФАКУЛЬТЕТ ПРОГРАММНОЙ ИНЖЕНЕРИИ
И КОМПЬЮТЕРНОЙ ТЕХНИКИ

КАФЕДРА ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ

СИСТЕМЫ ВВОДА-ВЫВОДА И ПЕРИФЕРИЙНЫЕ УСТРОЙСТВА

ЛАБОРАТОРНАЯ РАБОТА №3

«РАЗРАБОТКА ВЫСОКОУРОВНЕВОЙ МОДЕЛИ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ»

Вариант №6

PmodJSTK

Выполнили:

Милосердов А. О.

Калугин Ф. И.

Группа Р3410

Преподаватель:

Быковский С. В.

Санкт-Петербург

2017 г.

Содержание

1	Описание работы	2
2	Описание функциональности реализуемой системы	2
3	Описание функций и регистровая карта разработанного контроллера периферийного устройства	2
3.1	Регистровая карта	2
3.2	Временные диаграммы шины АНВ и периферийного интерфейса	3
4	Листинги	3
5	Временные диаграммы	9
6	Отладочный вывод	9

1. Описание работы

Разработать на языке Verilog синтезируемое описание контроллера интерфейса ввода-вывода (SPI) с интерфейсом АНВ. Контроллер должен подключаться к шине АНВ процессора MIPSfpga. Подключить разработанный контроллер к коммутатору шины в шаблоне проекта. Провести тестирование контроллера периферийного интерфейса с использованием имитатора ведущего устройства шины АНВ. Получить временные диаграммы обмена по шине АНВ и периферийному интерфейсу.

2. Описание функциональности реализуемой системы

Основная функция контроллера — управление обменом с PmodJSTK по интерфейсу SPI. Обмен ведется пятью байтами в связи с форматом данных для данного устройства. Контроллер подключен к коммутатору шины АНВ процессорного ядра MIPSfpga. В качестве системной шины используется упрощенный стандарт AMBA 3 АНВ-Lite. Роль ведущего системной шины в разрабатываемой системе играет процессорное ядро, роль ведомых - контроллеры ввода-вывода.

3. Описание функций и регистровая карта разработанного контроллера периферийного устройства

В качестве периферийного устройства используется джойстик PmodJSTK:

- Джойстик, передающий 10 битные значения координат X и Y, и значения кнопок;
- 6-контактный порт с интерфейсом SPI.

Name	^1	Slice LUTs (63400)	Slice Registers (126800)
ahb_lite_matrix (mfp_ahb_lite_matrix)		140	223
gpio (mfp_ahb_gpio_slave)		14	51
spi (ahb_spi)		42	42
spi (spi_master_driver)		37	24
uart_tx (ahb_uart_tx)		84	127

Рис. 1: Данные о занятых ресурсах ПЛИС (Implemented Design -> Report Utilization)

3.1. Регистровая карта

Адрес	Название	Биты	Назначение
0x40001000	SA_ST	[0]	начало обмена с периферийным устройством
0x40001004	SA_SS	[0]	управление сигналом Slave Select
0x40001008	SA_RE	[0]	сигнал состояния периферийного контроллера
0x40001012	SA_DA	[7:0]	данные

3.2. Временные диаграммы шины АНВ и периферийного интерфейса



Рис. 2: Временная диаграмма обмена пятью байтами

4. Листинги

Листинг 1: ahb_spi.v

```

1  `timescale 100ps/1ps
2
3  module ahb_spi
4  (
5      input          HCLK,
6      input          HRESETn,
7      input  [ 31: 0] HADDR,
8      input  [ 31: 0] HWDATA,
9      input          HWRITE,
10     input          HSEL,
11     output reg [ 31: 0] HRDATA,
12
13     input          SPI_MISO,
14     output         SPI_MOSI,
15     output         SPI_SCLK,
16     output reg     SPI_SS
17 );
18
19     localparam START_REG_ADDR = 8'h0;
20     localparam SS_REG_ADDR    = 8'h4;
21     localparam READY_REG_ADDR = 8'h8;
22     localparam DATA_REG_ADDR = 8'h12;
23
24     reg  [ 7:0] data_buf_w;
25     wire [ 7:0] data_buf_r;
26     reg        ss_flag;
27     reg        start_flag;
28     wire       ready_flag;
29

```

```

30 spi_master_driver spi(
31     .clk_i(HCLK),
32     .rst_i(~HRESETn),
33
34     .start_i(start_flag),
35     .data_in_bi(data_buf_w),
36     .busy_o(ready_flag),
37     .data_out_bo(data_buf_r),
38
39     .spi_miso_i(SPI_MISO),
40     .spi_mosi_o(SPI_MOSI),
41     .spi_sclk_o(SPI_SCLK),
42     .spi_cs_i(ss_flag)
43 );
44
45 // AHB bus adapter
46 reg [ 11:0] HADDR_dly;
47 reg         HWRITE_dly;
48 reg         HSEL_dly;
49
50 always @(posedge HCLK) begin
51     HADDR_dly <= HADDR[11:0];
52     HWRITE_dly <= HWRITE;
53     HSEL_dly <= HSEL;
54 end
55
56 wire [ 11:0] reg_addr = HADDR_dly;
57
58 always @(posedge HCLK or negedge HRESETn) begin
59     if (~HRESETn) begin
60         data_buf_w <= 8'b0;
61         start_flag <= 1'b0;
62         ss_flag <= 1'b1;
63     end
64     else begin
65         if (HSEL_dly) begin
66             // Bus interface logic, write operation
67             if (HWRITE_dly) begin
68                 case (reg_addr)
69                     DATA_REG_ADDR: data_buf_w <= HWDATA[7:0];
70                     START_REG_ADDR: start_flag <= HWDATA[0];
71                     SS_REG_ADDR: ss_flag <= HWDATA[0];
72                     default:; /* READY_REG_ADDR: do nothing */
73                 endcase
74             end
75             // Reset start flag automatically after one tick
76             if (!(HWRITE_dly && reg_addr == START_REG_ADDR)) begin
77                 start_flag <= 1'b0;
78             end
79         end
80     end
81 end
82
83 // Bus interface logic, data for read operation
84 always @(*) begin
85     SPI_SS = ss_flag;

```

```

86         case (reg_addr)
87             READY_REG_ADDR: HRDATA = ~ready_flag;
88             DATA_REG_ADDR: HRDATA = data_buf_r;
89             default:         HRDATA = 32'b0;
90         endcase
91     end
92
93 endmodule

```

Листинг 2: ahb_feeder.v

```

1  `timescale 100ps/1ps
2
3  module ahb_feeder
4  (
5      input          HCLK,
6      output reg     HRESETn,
7      output [ 31: 0] HADDR,
8      output [  2: 0] HBURST,
9      output          HMASTLOCK,
10     output [  3: 0] HPROT,
11     output [  2: 0] HSIZE,
12     output [  1: 0] HTRANS,
13     output [ 31: 0] HWDATA,
14     output          HWRITE,
15     input  [ 31: 0] HRDATA,
16     input          HREADY,
17     input          HRESP
18 );
19
20     ahb_master ahb_master (
21         .HCLK(HCLK),
22         .HRESETn(HRESETn),
23         .HADDR(HADDR),
24         .HBURST(HBURST),
25         .HMASTLOCK(HMASTLOCK),
26         .HPROT(HPROT),
27         .HSIZE(HSIZE),
28         .HTRANS(HTRANS),
29         .HWDATA(HWDATA),
30         .HWRITE(HWRITE),
31         .HRDATA(HRDATA),
32         .HREADY(HREADY),
33         .HRESP(HRESP)
34     );
35
36     reg [31:0] data_buf;
37     reg        spi_ready_flag;
38
39     localparam UART_DATA_ADDR = 32'hbf400000; // register for data to transmit (only one byte is used)
40     localparam UART_CTRL_ADDR = 32'hbf400004; // control register
41     localparam UART_DVDR_ADDR = 32'hbf400008; // clock divider register
42
43     localparam SPI_START_ADDR = 32'hbf000000;
44     localparam SPI_SS_ADDR    = 32'hbf000004;
45     localparam SPI_READY_ADDR = 32'hbf000008;

```

```

46 localparam SPI_DATA_ADDR = 32'hbf000012;
47
48 initial begin
49     // wait for end of reset
50     repeat (35) @(posedge HCLK);
51
52     // Test PMODJSTK controller
53
54     ahb_master.ahb_write(SPI_SS_ADDR, 1'b0);
55
56     ahb_master.ahb_write(SPI_DATA_ADDR, 32'b10101010);
57     ahb_master.ahb_write(SPI_START_ADDR, 1'b1);
58     spi_ready_flag = 1'b0;
59     while (spi_ready_flag == 1'b0) begin
60         ahb_master.ahb_read(SPI_READY_ADDR, spi_ready_flag);
61     end
62     ahb_master.ahb_read(SPI_DATA_ADDR, data_buf);
63
64     ahb_master.ahb_write(SPI_DATA_ADDR, 32'b00110011);
65     ahb_master.ahb_write(SPI_START_ADDR, 1'b1);
66     spi_ready_flag = 1'b0;
67     while (spi_ready_flag == 1'b0) begin
68         ahb_master.ahb_read(SPI_READY_ADDR, spi_ready_flag);
69     end
70     ahb_master.ahb_read(SPI_DATA_ADDR, data_buf);
71
72     ahb_master.ahb_write(SPI_DATA_ADDR, 32'b11111111);
73     ahb_master.ahb_write(SPI_START_ADDR, 1'b1);
74     spi_ready_flag = 1'b0;
75     while (spi_ready_flag == 1'b0) begin
76         ahb_master.ahb_read(SPI_READY_ADDR, spi_ready_flag);
77     end
78     ahb_master.ahb_read(SPI_DATA_ADDR, data_buf);
79
80     ahb_master.ahb_write(SPI_START_ADDR, 1'b1);
81     spi_ready_flag = 1'b0;
82     while (spi_ready_flag == 1'b0) begin
83         ahb_master.ahb_read(SPI_READY_ADDR, spi_ready_flag);
84     end
85     ahb_master.ahb_read(SPI_DATA_ADDR, data_buf);
86
87     ahb_master.ahb_write(SPI_START_ADDR, 1'b1);
88     spi_ready_flag = 1'b0;
89     while (spi_ready_flag == 1'b0) begin
90         ahb_master.ahb_read(SPI_READY_ADDR, spi_ready_flag);
91     end
92     ahb_master.ahb_read(SPI_DATA_ADDR, data_buf);
93
94     ahb_master.ahb_write(SPI_SS_ADDR, 1'b1);
95
96 end
97
98 endmodule

```

Листинг 3: spi_master_driver.v

```

1  `timescale 1ns / 1ps
2  ///////////////////////////////////////////////////////////////////
3  // Simple SPI master controller with CPOL=0, CPHA=0
4  ///////////////////////////////////////////////////////////////////
5
6  module spi_master_driver(
7      input          clk_i,
8      input          rst_i,
9
10     // system interface
11     input          start_i,    // signal to start transaction
12     input          [7:0] data_in_bi, // data that master will write to slave
13     output reg     busy_o,      // transaction is being processed
14     output reg     [7:0] data_out_bo, // data received from slave in last transaction
15
16     // SPI interface
17     input          spi_cs_i,
18     input          spi_miso_i,
19     output reg     spi_mosi_o,
20     output reg     spi_sclk_o
21 );
22
23     localparam CLK_NOPS = 1;
24
25     reg    in_progress;
26     reg    [2:0] counter;
27     reg    [7:0] clk_div;
28     reg    clk_div_pulse;
29     reg    [7:0] shiftreg;
30     reg    bit_buffer;
31
32     localparam STATE_IDLE           = 0; // wait for transaction begin
33     localparam STATE_WAIT_SCLK_1    = 1; // wait for SCLK to become 1
34     localparam STATE_WAIT_SCLK_0    = 2; // wait for SCLK to become 0
35     localparam STATE_WAIT_IDLE      = 3; // wait one SCLK and switch to idle
36
37     reg    [2:0] state;
38
39     always @(posedge clk_i) begin
40         if (rst_i) begin
41             counter    <= 0;
42             shiftreg    <= 0;
43             bit_buffer  <= 0;
44             in_progress <= 0;
45             clk_div     <= 0;
46             clk_div_pulse <= 0;
47             state       <= STATE_IDLE;
48         end
49         else begin
50             case (state)
51                 STATE_IDLE: begin
52                     if (start_i) begin
53                         in_progress = 1;
54                         shiftreg <= data_in_bi;
55                         state <= STATE_WAIT_SCLK_1;
56                         clk_div <= 0;

```



```

57         end else begin
58             in_progress = 0;
59         end
60     end
61     STATE_WAIT_SCLK_1: begin
62         if (clk_div == CLK_NOPS) begin
63             bit_buffer <= spi_miso_i;
64             state <= STATE_WAIT_SCLK_0;
65             clk_div <= 0;
66             clk_div_pulse <= ~clk_div_pulse;
67         end else begin
68             clk_div <= clk_div + 1;
69         end
70     end
71     STATE_WAIT_SCLK_0: begin
72         if (clk_div == CLK_NOPS) begin
73             shiftreg <= { bit_buffer, shiftreg[7:1] };
74             if (counter == 7) begin
75                 in_progress <= 0;
76                 state <= STATE_WAIT_IDLE;
77                 counter <= 0;
78             end else begin
79                 state <= STATE_WAIT_SCLK_1;
80                 counter <= counter + 1;
81             end
82             clk_div <= 0;
83             clk_div_pulse <= ~clk_div_pulse;
84         end else begin
85             clk_div <= clk_div + 1;
86         end
87     end
88     STATE_WAIT_IDLE: begin
89         if (clk_div == CLK_NOPS) begin
90             state <= STATE_IDLE;
91             clk_div <= 0;
92             clk_div_pulse <= 0;
93         end else begin
94             clk_div <= clk_div + 1;
95         end
96     end
97     default: begin
98         state <= STATE_IDLE;
99     end
100 endcase
101 end
102 end
103
104 always @* begin
105     busy_o      = (state != STATE_IDLE);
106     data_out_bo = shiftreg;
107     spi_sclk_o  = clk_div_pulse && !spi_cs_i;
108     if (in_progress)
109         spi_mosi_o = shiftreg[0] && !spi_cs_i;
110     else
111         spi_mosi_o = 0;
112 end

```

113

114

endmodule