Университет ИТМО

Факультет программной инженерии и компьютерной техники

Кафедра вычислительной техники

Системы ввода-вывода и периферийные устройства Лабораторная работа \mathbb{N}^{1}

«Разработка контроллера ввода/вывода»

Выполнили:

Милосердов А. О.

Калугин Ф. И.

Группа Р3410

Преподаватель:

Быковский С. В.

Санкт-Петербург 2017 г.

Содержание

1	Описания задания	2
2	Краткая характеристика интерфейса	2
3	Описание разработанного контроллера	2
	3.1 Описание режима работы и особенностей	2
	3.2 Описание интерфейсов	3
4	Тестирование контроллера	3
5	Исходные тексты	4
	5.1 SystemC	4
	5.2 Verilog	8

1. Описания задания

Для интерфейса SPI разработать модели контроллера ввода-вывода на уровне регистровых передач с использованием языка Verilog и в виде поведенческой модели с использованием языка SystemC.

Разработать тестовое окружение для каждой модели с целью проверки корректности работы контроллера. Провести тестирование обеих моделей, убедиться в корректности реализации и соответствии моделей друг другу.

2. Краткая характеристика интерфейса

SPI (Serial Peripheral Interface) — последовательный синхронный стандарт передачи данных в режиме полного дуплекса. В SPI используются четыре цифровых сигнала:

- MOSI выход ведущего, вход ведомого (англ. Master Out Slave In). Служит для передачи данных от ведущего устройства ведомому.
- MISO вход ведущего, выход ведомого (англ. Master In Slave Out). Служит для передачи данных от ведомого устройства ведущему.
- SCLK последовательный тактовый сигнал (англ. Serial Clock). Служит для передачи тактового сигнала для ведомых устройств.
- CS или SS выбор микросхемы, выбор ведомого (англ. Chip Select, Slave Select).

Передача осуществляется пакетами. Длина пакета, как правило, составляет 1 байт (8 бит). Ведущее устройство инициирует цикл связи установкой низкого уровня на выводе выбора подчиненного устройства (SS) того устройства, с которым необходимо установить соединение.

Подлежащие передаче данные ведущее и ведомое устройства помещают в сдвиговые регистры. Передача данных осуществляется бит за битом от ведущего по линии MOSI и от ведомого по линии MISO. После передачи каждого пакета данных ведущее устройство, в целях синхронизации ведомого устройства, переводит линию SS в высокое состояние.

3. Описание разработанного контроллера

3.1. Описание режима работы и особенностей

Разработанный контроллер работает только в режиме Master, mode 0 (CPOL = 0, CPHA = 0). Частота синхросигнала в 4 раза меньше основной частоты тактового сигнала. Синхросигнал генерируется всё время активности контроллера (как, например, в ATE SPI). Работает на одном сдвиговом регистре.

3.2. Описание интерфейсов




Рис. 1: Интерфейсы контроллера

На данный момент разработанный контроллер работает с одним ведомым устройством. Контроллер предоставляет следующие входы и выходы:

- rst сигнал сброса состояния контроллера;
- clock тактовый сигнал для работы контроллера:
- start сигнал инициализации транзакции;
- busy сигнал, означающий, что транзакция ещё не закончена;
- data in регистр, содержащий пакет на отправку;
- data out регистр для хранения полученного пакета от ведомого устройства.

4. Тестирование контроллера

В качестве тестирования было проведено две штатные транзакции и одна, прерванная сигналом сброса. Данные на отправку, сигнал инициализации транзакции и отправка данных по mosi осуществляется тестовым устройством.




Рис. 2: Временные диаграммы SystemC




Рис. 3: Временные диаграммы Verilog

5. Исходные тексты

5.1. SystemC

Листинг 1: Объявление контроллера

```
SPI module, working in mode \theta (CPOL = \theta, CPHA = \theta), master only, transieves 8 bits in 8 cycles.
     Ports:
       clk -- main input clock
       sclk -- synchronous clock for interaction between SPI modules. 4 times slower than clk.
       rst -- reset signal, edge sensitive
       busy -- indicates transaction in progress.
             -- slave select. Is low for 8 cycles, set to high on last positive sclk edge of transaction.
       start -- signal to start transaction, edge sensitive.
       data_in/data_out -- mosi/miso registers
       mosi/miso -- master out/master in wires.
12
                     Set to high on falling edge of sclk,
13
                     read happens on falling edge of sclk,
14
                     write to data_in/data_out on rising edge of sclk.
   */
   #include "systemc.h"
   #include "clock.h"
   SC_MODULE( spi ) {
     sc_in<sc_uint<8> > data_in;
22
     sc_out<sc_uint<8> > data_out;
23
     // Shift register
25
     sc_uint<8> shiftreg;
26
     sc_uint<3> ctr;
28
     sc_in<bool> clk, rst, start, miso;
     sc_out<bool> sclk, ss, mosi, busy;
31
32
     // SPI clock to generate sclk
     clock_gen clk_gen;
34
     // Flag for transaction start
     bool trans_start;
     // Indicate last bit transmission
     bool last;
     // Flag indicating first tick of transaction
     bool first;
43
     bool buf;
     void rx( );
     void tx( );
     void reset( );
     void end_transaction( );
     void loop( );
```

```
SC CTOR( spi ):
     clk( "CLK" ), rst( "RST" ), miso( "MISO" ), sclk( "SCLK" ),
54
     ss( "SS" ), mosi( "MOSI" ), clk_gen( "CLK_GEN" ) {
       // Clock generator for sclk
       clk gen.clock( clk );
       clk_gen.qclk( sclk );
       trans_start = 0;
       SC_METHOD( loop );
       sensitive << sclk << rst.pos( ) << start.pos( );</pre>
     }
   };
                                               Листинг 2: Логика контроллера
   // SPI, mode 0, only master mode, transieve from 0th bit to 7th
   // Ports are assigned using write and local vars are assigned using `=` just for readability.
   #include "spi.h"
   // SPI receive
   void spi::rx( ) {
     //shiftreg[7] = miso.read( );
     buf = miso.read( );
   //cout << "@" << sc_time_stamp( ) << " Receive miso/ctr: " << miso.read( ) << "/" << ctr << endl;
   }
11
   // SPI transmit
   void spi::tx( ) {
     mosi.write( shiftreg[0] );
   }
17
   // On reset end transaction end reset output data
   void spi::reset( ) {
     end_transaction( );
     data_out.write( 0 );
21
   }
23
24
   /* On transaction end:
       MOSI -- Low
       SS -- High
       Busy -- Low
       Reset counter, disable toggler and set last bit flag to 0
30
31
   void spi::end_transaction( ) {
     ss.write( 1 );
     ctr = 0;
34
     busy.write( 0 );
     mosi.write( 0 );
37
```

```
trans_start = 0;
     last = 0;
     first = 1;
41
42
   }
   // Main SPI loop
   void spi::loop( ) {
45
     trans_start = trans_start | ( start.read( ) & !busy.read( ) );
47
     if( rst ) {
49
        reset();
50
       return;
     }
52
53
     // Assign shiftreg to input packet
     if( first && sclk && trans_start ) {
55
        shiftreg = data_in.read( );
56
     // Main logic on every sclk tick
59
     if( sclk ) {
       if( trans_start ) {
61
          if( first ) {
62
            data_out.write( shiftreg );
           busy.write( 1 );
           ss.write( 0 );
         }
         rx( );
        }
     } else if( busy ) {
70
71
       if( !first ) {
73
          shiftreg = shiftreg >> 1;
74
         shiftreg[7] = buf;
        }
       tx( );
        if( !last && !first ) {
         ctr++;
        } else if( last ) {
          rx();
         end_transaction( );
        first = 0;
        if( ctr == 7 ) last = 1;
        data_out.write( shiftreg );
92
     }
93
```

94

96 }

Листинг 3: Тестовое устройство

```
#include "test_spi.h"
   void wait_fall( ) {
     wait( 40, SC_NS );
   }
   void test_spi::test_send( uint8_t in, uint8_t out, bool reset ) {
     data_in.write( in );
     rst.write( 1 );
     wait( );
13
     rst.write( 0 );
     wait( );
15
     start.write( 1 );
     wait( 20, SC_NS );
19
     start.write( 0 );
21
     msg = out;
23
24
     for( counter = 0; counter < 8; counter++ ) {</pre>
25
       if(counter >= 4 \&\& reset) {
         miso.write( 0 );
          rst.write( 1 );
         wait_fall( );
          rst.write( 0 );
         wait_fall( );
         break;
        } else {
         miso.write( msg << 7 & 0xFF );</pre>
         msg = msg >> 1;
         wait_fall( );
       }
37
     }
     wait( );
     wait( );
41
     // Reset data_out
     rst.write( 1 );
44
     wait( );
     rst.write( 0 );
     for ( int i = 0; i < 3; ++i ) {
       wait( );
     }
50
51
```

```
}
  void test_spi::demo_send( ) {
54
55
    test_send( 0b00110101, 0b01010011, false );
56
    test_send( 0b10011001, 0b00001010, false );
57
    test send( 0b10011001, 0b00001010, true );
    sc_stop( );
60
  }
61
   5.2. Verilog
                                       Листинг 4: Ведущий контроллера
   `timescale 1ns / 1ps
  // Simple SPI master controller with CPOL=0, CPHA=0
   module spi_master_driver(
      input
                      clk i,
      input
                      rst_i,
      // system interface
      input
                      start_i,
                                  // signal to start transaction
      input
                 [7:0] data_in_bi, // data that master will write to slave
      output reg
                      busy_o,
                                  // transaction is being processed
      output reg [7:0] data out bo, // data recevied from slave in last transaction
      // SPI interface
      input
                      spi_miso_i,
      output reg
                      spi_mosi_o,
      output reg
                      spi sclk o = 0,
      output reg
                      spi_cs_o
      );
           [3:0] counter;
      reg
           clk \ div2 = 1;
      reg
      reg
            mosi_enable;
            [7:0] shiftreg;
      reg
                 bit buffer;
      req
      localparam STATE_IDLE
                                     = 0; // wait for transaction begin
      localparam STATE_WAIT_SCLK_1
                                     = 1; // wait for SCLK to become 1
                                     = 2; // wait for SCLK to become 0
      localparam STATE_WAIT_SCLK_0
      localparam STATE_WAIT_SCLK_0_START = 3; // wait for SCLK to become 0, no shift
32
           [2:0] state;
      reg
      always @(posedge clk_i) begin
```

if (clk_div2) begin

clk_div2 <= !clk_div2;</pre>

end

spi sclk o = !spi sclk o;

```
if (rst_i) begin
42
                 counter
                               <= 0;
                 shiftreg
                               <= 0;
44
                 bit_buffer <= 0;</pre>
                 data_out_bo <= 0;</pre>
                 spi_mosi_o <= 0;</pre>
                               <= STATE IDLE;
                 state
                 mosi_enable <= 0;</pre>
             end
50
             else begin
                  case (state)
                      STATE_IDLE: begin
                           if (start_i) begin
                               shiftreg <= data_in_bi;</pre>
                               mosi enable <= 0;</pre>
                               state <= STATE_WAIT_SCLK_0_START;</pre>
                          end
                      end
                      STATE WAIT SCLK 1: begin
                           if (spi_sclk_o == 1) begin
                               bit_buffer <= spi_miso_i;</pre>
                               state <= STATE_WAIT_SCLK_0;</pre>
                          end
                      end
                      STATE_WAIT_SCLK_0: begin
                           if (spi_sclk_o == 0) begin
                               shiftreg <= { bit buffer, shiftreg[7:1] };</pre>
                               state <= STATE_WAIT_SCLK_1;</pre>
                               if (counter == 7) begin
                                    mosi enable <= 0;
                                    state <= STATE_IDLE;</pre>
                                    counter <= 0;</pre>
                                    mosi_enable <= 0;</pre>
                               end else begin
                                    counter <= counter + 1;</pre>
                               end
                          end
                      end
                      STATE_WAIT_SCLK_0_START: begin
                           if (spi_sclk_o == 0) begin
                               mosi_enable <= 1;</pre>
                               state <= STATE_WAIT_SCLK_1;</pre>
                          end
                      end
                      default: begin
                           state <= STATE_IDLE;</pre>
                      end
                  endcase
             end
        end
        always @* begin
             busy_o = (state != STATE_IDLE);
             spi_cs_o = (state == STATE_IDLE);
             data_out_bo = shiftreg;
```

```
spi_mosi_o = shiftreg[0] && mosi_enable;
       end
100
101
   endmodule
102
                                          Листинг 5: Ведомый контроллер
   `timescale 1ns / 1ps
   // Simple SPI slave controller with CPOL=0 CPHA=0
   module spi_slave_driver(
       input
                       clk i,
       input
                       rst_i,
       // system interface
                 [7:0] data_in_bi, // data that master can read from slave
       input
                                  // transaction is not processed now
       output reg
                       ready o,
       output reg [7:0] data_out_bo, // data written to slave in last transaction
       // SPI iterface
       output reg
                       spi miso o,
       input
                       spi_mosi_i,
       input
                       spi_sclk_i,
       input
                       spi_cs_i
       );
       reg
            [3:0] counter;
             [7:0] shiftreg;
       reg
                  bit buffer;
       reg
       reg
                  miso enable;
       localparam STATE_IDLE = 0; // wait for transaction begin
       localparam STATE_WAIT_SCLK_1 = 1; // wait for SCLK to become 1
       localparam STATE WAIT SCLK 0 = 2; // wait for SCLK to become 0
       localparam STATE_WAIT_SCLK_0_START = 3; // wait for SCLK to become 0
            [2:0] state;
       always @(posedge rst_i, posedge clk_i) begin
           if (rst i == 1) begin
              shiftreg <= 0;</pre>
              bit_buffer <= 0;</pre>
              data_out_bo <= 0;</pre>
              counter
                         <= 0;
              spi_miso_o <= 0;</pre>
              miso_enable <= 0;</pre>
              state <= STATE IDLE;</pre>
           end
           else begin
              if (spi_cs_i) begin
                  state <= STATE_IDLE;</pre>
              end
              else begin
```

```
case (state)
                     STATE IDLE: begin
                         if (!spi_cs_i) begin
51
                             miso_enable <= 0;</pre>
                             counter
                                       <= 0;
                             state <= STATE_WAIT_SCLK_0_START;</pre>
                     end
                     STATE_WAIT_SCLK_1: begin
                         if (spi_sclk_i) begin
                             bit_buffer <= spi_mosi_i;
                             state <= STATE_WAIT_SCLK_0;</pre>
                         end
                     end
                     STATE_WAIT_SCLK_0: begin
                         if (spi_sclk_i == 0) begin
                             shiftreg <= { bit_buffer, shiftreg[7:1] };</pre>
                             miso enable <= 1;
                             state <= STATE_WAIT_SCLK_1;</pre>
                             if (counter == 7)
                                miso_enable <= 0;</pre>
                             counter <= counter + 1;</pre>
                         end
                     end
                     STATE_WAIT_SCLK_0_START: begin
                         if (spi_sclk_i == 0) begin
                             shiftreg <= data_in_bi;</pre>
                             miso_enable <= 1;</pre>
                             state <= STATE_WAIT_SCLK_1;</pre>
                         end
                     end
                     default: begin
                         state <= STATE_IDLE;</pre>
                     end
                  endcase
              end
          end
       end
       always @* begin
          ready o = (state == STATE IDLE);
          data_out_bo = shiftreg;
          spi_miso_o = shiftreg[0] && miso_enable && !spi_cs_i;
       end
94
   endmodule
                                          Листинг 6: Тестовое окружение
   `timescale 1ns / 1ps
  // SPI controllers testbench
```

```
module spi_drivers_tb(
        );
        localparam CLK_HALFPERIOD = 5;
                     clk, rst;
        reg
11
12
        reg
                     m_start;
13
        reg
              [7:0] m_data_in;
14
        wire
                     m_busy;
15
        wire [7:0] m_data_out;
16
17
              [7:0] s_data_in;
18
        reg
        wire
                     s_ready;
19
        wire
             [7:0] s_data_out;
20
        wire
                     spi_miso;
22
        wire
                     spi_mosi;
23
        wire
                     spi sclk;
24
        wire
                     spi_cs;
25
26
        spi_master_driver dut_m(
27
            .clk_i(clk),
            .rst_i(rst),
29
            .start_i(m_start),
31
             .data in bi(m data in),
32
             .busy_o(m_busy),
             .data_out_bo(m_data_out),
34
35
             .spi_miso_i(spi_miso),
             .spi_mosi_o(spi_mosi),
37
             .spi_sclk_o(spi_sclk),
38
             .spi_cs_o(spi_cs)
        );
40
41
        spi_slave_driver dut_s(
            .clk_i(clk),
43
            .rst_i(rst),
44
            .data_in_bi(s_data_in),
             .ready_o(s_ready),
47
             .data_out_bo(s_data_out),
49
50
             .spi_miso_o(spi_miso),
             .spi_mosi_i(spi_mosi),
51
             .spi_sclk_i(spi_sclk),
52
             .spi_cs_i(spi_cs)
53
        );
55
        always #(CLK_HALFPERIOD) clk = !clk;
56
57
        initial begin
58
            clk = 1;
59
            rst = 1;
            m_start = 0;
```

```
62
             m_data_in = 8'b00110101;
63
             s_data_in = 8'b01010011;
64
             #20;
             $dumpfile ("spi_verilog.vcd");
67
             $dumpvars;
             #20;
70
71
             rst = 0;
72
             m_start = 1;
73
             #40;
             m_start = 0;
75
             #360;
76
             rst = 1;
             #40;
             rst = 0;
79
             #40;
             m_data_in = 8'b10011001;
             s_data_in = 8'b00001010;
82
             #80;
             rst = 1;
             #40;
85
             rst = 0;
             m start = 1;
             #40;
             m_start = 0;
             #360;
91
             rst = 1;
             #40;
93
             rst = 0;
94
             #40;
             m_data_in = 8'b10011001;
             s_data_in = 8'b00001010;
97
             #80;
             rst = 1;
99
             #40;
100
             rst = 0;
102
             m_start = 1;
103
             #40;
             m_start = 0;
105
106
             #180;
             rst = 1;
107
             #40;
108
             rst = 0;
109
             #60;
             rst = 1;
111
             #40;
112
             rst = 0;
113
114
             #1000;
115
                      $finish;
         end
117
```

endmodule