ФГАОУ ВО «НИУ ИТМО»
Факультет программной инженерии
и компьютерной техники

Лабораторная работа №1

Введение в Verilog HDL

(по дисциплине «Функциональная схемотехника»)

Выполнил:

Лабин Макар Андреевич,
ФункцСхем 1.1, P3331, 466449,
Вариант 4.

Проверил:

Лукашов Иван Викторович,
кандидат технических наук

г. Санкт-Петербург, Россия
2026

Содержание

1 Задание **3**

2 Выполнение работы **4**

3 Заключение **5**

4 Источники литературы **6**

1 Задание

Цель работы: ознакомление с базовыми возможностями Verilog HDL на примере создания цифрового устройства из нескольких модулей, реализующих арифметические операции, с передачей результатов вычислений по сигналу синхронизации между модулями.

В процессе выполнения лабораторной работы необходимо:

- Разработать два варианта реализации БОЭ на языке Verilog в соответствии с вариантом.
  - Используя только assign конструкции
  - Используя always-блок
- Разработать расширяемый БОЭ в виде параметризируемого модуля с возможностью настраивать ширину входных аргументов. Использовать уже разработанный БОЭ и generate-блок.
- Разработать последовательный элемент для сохранения результата расширяемого комбинационного элемента в регистр по тактовому сигналу `clk`. Поддержать возможность сброса значения результата по сигналу `rst`.
- Протестировать разработанный элемент в симуляционном окружении.
- Составить отчет по результатам выполнения работы.

Вариант работы определяется последней цифрой идентификатора ИСУ студента. В случае, если последняя цифра выходит за пределы области значений вариантов, используется следующая цифра идентификатора ИСУ, расположенная слева от последней. Итерации повторяются до тех пор, пока не будет найдено соответствие.

Таким образом, в моём случае вариант работы равен:

$$\texttt{get_variant}(466449) = 4.$$

Этому варианту соответствует базовый операционный элемент **дешифратора 1 в 2**.

2 Выполнение работы

...

3 Заключение

...

4 Источники литературы

...