
Circuits logiques Architectures de microprocesseurs

Plan


- Structure d'un microprocesseur
- Principe de fonctionnement
- Présentation de la platine TP
- Programmation
- Architectures récentes
- Enseignements proposés en S7, S8 et 39

Structure d'un microprocesseur simplifié


 le microprocesseur traite des données selon un programme d'instructions




Quelques éléments de base




Logistique de fonctionnement



Jeu d'instructions




Exemple: exécution de l'instruction LD(R0)




- 1. Lecture instruction et incrémentation compteur ordinal
- 2. Décodage instruction et placement dans IR
- 3. Décodage registre: LD (R0)
- 4. Transfert du contenu de R0 vers Ra
- 5. Exécution de l'instruction (NOP)
- 6. Stockage du résultat dans Rw

CENTRALELYON

Exemple: exécution de l'instruction LD(R0)




$ADD(R1): (10001001)_2: (89)_{16}$



- 1. Lecture instruction et incrémentation compteur ordinal
- 2. Décodage instruction et placement dans IR
- 3. Décodage registre: ADD (R1)
- 4. Transfert du contenu de R1 vers Ra et de Rw vers Rb
- 5. Exécution de l'instruction (ADD)
- 6. Stockage du résultat dans Rw

$SW(R2): (00110010)_2: (32)_{16}$




- 1. Lecture instruction et incrémentation compteur ordinal
- 2. Décodage instruction et placement dans IR
- 3. Décodage registre: SW (R2)
- 4. Transfert du contenu de Rw vers R2

Programme


- Programme = suite d'instructions (code hexadécimal) stockées en mémoire
 - Ex:
 - @00 : B8
 - @01:89
 - @02:32
 - ...
- Mais le microprocesseur simplifié ne supporte pas :
 - Décisions (if ... then ... else)
 - Boucles (for, while)
 - Opérations « complexes » (mult, div, sqrt, ln ...)
 - Formats de nombre précis (virgule flottante)

Exécution d'un programme

- Un programme réaliste
 - Appel de fonction (branchement, goto)
 - Registres d'états
 - Donc architectures plus complexes



Une extension possible




- Gestion du branchement conditionnel (e.g. instruction IF ... THEN ... ELSE ...):
 - 1 : ALU → ajout d'un opérateur de comparaison
 - 2 : registre d'état dédié au stockage des résultats de comparaisons
 - 3 : décodeur → lecture du registre et gestion de la pile d'instructions

La programmation en résumé

Programmation à partir de langages
 « évolués » (e.g. C); abstraction de l'architecture matérielle

• Exemple: function perimetre (a,b: in integer) return integer is begin



Processeur à jeu d'instructions réduit RISC

- Langage machine : affectation, itération, appel de procédure et branchement (conditionnel ou pas)
 - 60% des instructions sont de l'affectation
 - 75% des références mémoires portent sur des données simples (constantes ou variables scalaires)

Conséquences

- Diminution de la partie contrôle. Séquenceur en logique câblée donc plus rapide.
- Diminution de la surface du séquenceur → plus de place pour les caches et les registres → possibilité de séparer données et instructions sur le composant...
- Modes d'adressages et instructions simplifiées →
 compilateur plus simple et instructions de longueur fixe →
 donc pipeline possible

Exemple: format du jeu d'instruction ARM

31 28	327								16	15	87 0					0	Instruction type
Cond	0	(I	0	pcode				Rn	Rd Operand2					12	Data processing / PSR Transfer	
Cond	0	0	0 (0	0	0	Α	S	Rđ	Rn	Rs	1	0	0	1	Rm	Multiply
Cond	0	(0 (0	1	U	Α	S	RdHi	RdLo	Rs	1	0	0	1	Rm	Long Multiply (v3M / v4 only)
Cond	0	(0 (1	. 0	В	0	0	Rn	Rđ	0 0 0 0	1	0	0	1	Rm	Swap
Cond	0	1	I	P	U	В	W	L	Rn	Rđ	Offset						Load/Store Byte/Word
Cond	1	. (0 (P	U	U S W L Rn Register List										Load/Store Multiple	
Cond	0	(0 (P	U	1	W	L	Rn	Rd	Offset1	1	S	Н	1	Offset2	Halfword transfer : Immediate offset (v4 only)
Cond	0	0	0	P	U	0	W	L	Rn	Rđ	0 0 0 0	1	S	Н	1	Rm	Halfword transfer: Register offset (v4 only)
Cond	1	. () 1	I						Offs	Branch						
Cond	0	0	0	1	0) () 1	. 0	1 1 1 1	1 1 1 1	1 1 1 1	0	0	0	1	Rn	Branch Exchange (v4T only)
Cond	1	. 1	L O	P	U	U N W		L	Rn	CRd	CPNum	m		Offset			Coprocessor data transfer
Cond	1	. 1	L 1	. 0		О	p1		CRn	CRd	CPNum		Op:	2	0	CRm	Coprocessor data operation
Cond	1	1	1	. 0	Γ	Op	1	L	CRn	Rđ	CPNum		Op:	2	1	CRm	Coprocessor register transfer
Cond	1	. 1	. 1	1	Γ			<u> </u>	•	SWI Nu		Software interrupt					
	ARM-																


The ARM Instruction Set - ARM University Program - V1.0

- ARM Advanced RISC Machine : iPhone, plupart des opérations : un cycle
- Les instructions ont une longueur constante et beaucoup d'adressage registre

Processeurs réels


- N phases distinctes, N cycles d'horloge
- Une opération = Un résultat par cycle d'horloge : chemin de données et pipeline
- Processeur en attente de la mémoire externe (distante, lente, grande taille)
- N tâches par processeur, horloge rapide
- Copier des parties utilisées de la mémoire externe vers **mémoire** cache (proche, rapide, petite taille)
- 1 tâche par processeur, N processeurs, horloge ralenti: multi-coeur

Pipeline




STI tc1

Exemples d'architectures




• 31 étages pour l'Intel Pentium 4 Prescott!

Hiérarchie mémoire et mémoire cache



- Indépendant de l'architecture du processeur (gestion automatique)
- Transfert par blocs (e.g. 64B)
- Performances d'un algorithme : nombre de transferts de blocs
- Localité des accès mémoires
 - Localité spatiale : utiliser toutes les données d'un bloc
 - Localité temporelle : réutiliser le plus rapidement possible

Architectures Multi-coeur



AMD Magny-Cours

- 2x6 cœurs
- 1.7 2.3 Ghz
- 12x512KB L2 privés
- 2x6MB L3 partagé

Intel Nehalem-EX

- 8 cœurs
- 1.6GHz-3.3GHz
- 8x256KB L2 privés
- 24MB L3 partagé




Processeur graphique

 SIMD (Single instruction, multiple data): un flux d'instructions et N flux de données

- Traitement vidéo

- Calcul scientifique






- NVIDIA Fermi
 - 430mm²
 - 3x10⁹ transistors (40 nm)
 - 1,5 GHz
 - 512 cœurs

Processeur Cell (Sony, Toshiba, IBM)

- 9-core processor
 - Power Processing Element (PPE)
 - conventional Power processor
 - not supposed to perform all operations itself, acting like a controller
 - running conventional operating systems
 - 16 KB instruction/data level 1 cache
 - 512 KB level 2 cache
 - Synergistic Processing Elements (SPE)
 - specialized co-processors for specific types of code, i.e., very high performance vector processors
 - local stores
 - can do general purpose operations
 - the PPE can start, stop, interrupt and schedule processes running on an SPE





Processeur Cell (Sony, Toshiba, IBM)

- Cell has in essence traded running everything at moderate speed for the ability to run certain types of code at high speed
- used for example in
 - Sony PlayStation 3:
 - 3.2 GHz clock
 - 7 SPEs for general operations
 - 1 SPE for security for the OS
 - Toshiba home cinema:
 - decoding of 48 HDTV MPEG streams
 - dozens of thumbnail videos simultaneously on screen
 - IBM blade centers:
 - 3.2 GHz clock
 - Linux \geq 2.6.11



Aide-mémoire

Processeur = assemblage de composants « simples »

- Instruction = configuration de la partie calcul
 - Identification des registres, sens de communication
 - Identification de l'opération
 - Stockage du résultat (interne / externe)
- Mémoire contient les instructions et les données (zones distinctes)
- Compilation = interprétation de programmes haut-niveau en instructions



Enseignements S7 (approfondissements)

- STI a 1-FH Architectures embarquées et informatique industrielle
 - Le processeur dans son environnement, programmation contrainte
- STI a 3-EG Architectures numériques de traitement de l'information
 - Fonctionnement des processeurs performants, informatique matérielle
- STI a 4-EG Capteurs Intelligents
 Communicants : Systèmes d'Interface
 - Instrumentation (capteurs), microcontrôleurs et transmission de l'information



Enseignements S8 (électifs)

- ELC B-2 Prototypage de systèmes embarqués : circuits programmables
 - FPGA, circuits reconfigurables
- ELC C-3 Systèmes embarqués collaboratifs
 - Informatique collaborative
- ELC C-4 Capteurs et traitement d'images
- ELC D-2 Filtrage adaptatif : application au contrôle actif de bruit
 - Architectures dédiées au traitement du signal
- ELC F-2 Systèmes mécatroniques intelligents
 - Robotique, instrumentation d'objets mécaniques

Enseignements S9 / M2R

- MOD 3.3 Systèmes embarqués en environnement hostile
- MOD 3.4 Microsystèmes autonomes
 - Chaînes d'acquisition de données naturelles fabrication de capteurs, énergie embarquée
- MOD 7.5 Green computing
 - Architectures parallèles réduction de la consommation
- Master EEAP (Electronique Electrotechnique Automatique Procédés) – parcours Recherche ESE (Electronique et Systèmes Embarqués)