
Circuits numériques Aspects physiques


Plan

- Fonctionnement de l'inverseur :
 - Linéaire (analogique) rappel
 - Non-linéaire fonctionnalité logique
- Représentation des nombres (base binaire)
- Métriques para-fonctionnelles
 - marges de bruit
 - performance (vitesse) et capacités
 - consommation
 - niveaux d'abstraction

Inverseur CMOS: fonctionnement linéaire

- Rappel (cf cours 3)
 - L'inverseur CMOS est un amplificateur analogique pour un signal d'entrée centré autour du point de gain maximal





Il est constitué d'un transistor NMOS et d'un transistor PMOS, connectés en série entre V_{DD} et Gnd

CENTRALELYON

Electronique et Systèmes de Communication

STI tc1


Inverseur CMOS: fonctionnement linéaire

Rappel (cf cours 3)

 Pour analyser le fonctionnement linéaire, il faut établir le schéma équivalent petitsignal

 Ceci permet d'établir que le gain linéaire de l'inverseur peut s'écrire

$$A_{v} = \frac{V_{out}}{V_{in}} = -\frac{\left(g_{mn} + g_{mp}\right)}{\left(g_{dn} + g_{dp}\right)}$$




Inverseur CMOS: fonctionnement logique

En logique,
 l'inverseur ne
 s'utilise qu'aux
 points extrêmes :


$$V_{out}\Big|_{V_{in}=0V} = V_{DD}$$

$$V_{out}\Big|_{V_{in}=V_{DD}} = 0V$$

- 0V = niveau logique '0'
- V_{DD} = niveau logique '1'
- $V_{out} = INV (V_{in})$
- Fonctionnement nonlinéaire « tout ou rien » CENTRALELYON Electronique et Systèmes de Communication



Régimes de fonctionnement




L'inverseur CMOS

- Brique de base des systèmes numériques
- Comportement électrique simple extrapolable aux briques plus complexes
- Principes
 - Fonctionnalité logique (régime statique)
 - Marges de bruit (régime statique)
 - Performance : régime dynamique (transitoire)
 - Consommation énergétique



Fonctionnalité logique (régime statique)




Discussion sur le régime statique

- Dynamique égale à la tension d'alimentation
 - Niveau logique haut '1'=V_{DD}
 - Niveau logique bas '0'=Gnd=0V
- Toujours un chemin (résistance finie) entre la sortie et V_{DD}/Gnd
- Pas de chemin direct entre V_{DD} et Gnd ⇒ pas de courant statique (consommation nulle)
- Résistance de sortie faible (qqs kΩ) :
 « sortance » très élevée
- Résistance d'entrée très élevée (théoriquement ∞ ; courant statique quasi nul)

Parenthèse: Représentation des nombres

- Un signal numérique (un bit) ne peut prendre que deux valeurs ('0' ou '1')
- Pour représenter une valeur réelle (espace continu) il est nécessaire d'utiliser plusieurs bits
- La représentation la plus simple est la représentation dite de virgule fixe
- Exemple sur 8 bits, nombre entier :
 - Binaire 1010 1000
 - Héxadécimal A 8
 - Décimal $-2^7+2^5+2^3=-88$




• cas général: valeur bornée -2^(N-1)≤V≤2^(N-1)-1

Marges de bruit

- Chaque bit est individuellement très peu sensible aux perturbations (bruit, diaphonie, variabilité ...)
- Robustesse des circuits numériques
- Quel niveau de bruit le circuit peut-il supporter ?
- Notion de marge de bruit


Niveaux de sortie V_{OH} V_{OL}

- Cas général :
 - V_{OH} / V_{OL}: niveaux de tension maximal / minimal que peut délivrer la porte




Limites de tension d'entrée V_{IH} V_{IL}

- Cas général :
 - V_{IH} / V_{IL}: niveaux de tension d'entrée minimal / maximal que la porte comprend comme `1' et `0'





Marges de bruit NM_H NM_L

- Différences entre
 - ce que peut délivrer une porte en sortie et
 - ce que peut comprendre une porte en entrée



Vue d'ensemble





$$NM_{_L} = V_{_{IL}} - V_{_{OL}}$$

 $NM_{_H} = V_{_{OH}} - V_{_{IH}}$



Application numérique

$$V_{out}|_{V_{in}=0V} = V_{OH} = 1.13V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IL} = 0.65V$$

$$V_{out}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{out}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{out}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{OU}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{OU}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IL} = 0.73V$$

$$V_{OU}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{OL}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IH} = 0.73V$$

$$V_{OL}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IL} = 0.73V$$

$$V_{OL}|_{V_{in}=V_{DD}} = V_{OL} = 0.07V \qquad V_{in}|_{dV_{out}/dV_{in}=-1} = V_{IL} = 0.73V$$

STI tc1


Electronique et Systèmes de Communication


Performance (vitesse)

- Performance = vitesse de commutation entre les états de la porte
- Plus la porte commute rapidement, plus elle pourra effectuer un nombre important d'opérations logiques en un temps donné
- Le terme exact est le temps de propagation t_p (mesuré en s)
- À l'échelle du microprocesseur, le nombre d'instructions pouvant être effectués par seconde est inversement proportionnel à la somme des t_p des portes de son chemin critique

Comportement dynamique

- Facteurs influant le temps de propagation
 - C_L: somme des capacités parasites sur V_{out}
 - I_{on} : principalement $I_{sat}=f(\mu C_{ox}, W/L, (V_{DD}-V_t)^2)$
 - V_{DD} : dépendance proportionnelle linéaire MAIS (cf I_{on}) dépendance inversement proportionnelle quadratique





Mesure du temps de propagation

- La mesure du temps s'effectue à V_{DD}/2
- Deux mesures pour deux commutations
 - t_{pLH}: chargement de C_L à travers M_p
 - t_{pHL} : déchargement de C_L à travers M_n

$$t_{pLH} = \begin{bmatrix} t \\ V_{out} = V_{DD}/2 \end{bmatrix} - t \\ V_{in} = V_{DD}/2 \end{bmatrix}_{dV_{out}}/dt > 0$$

$$t_{pHL} = \begin{bmatrix} t \\ V_{out} = V_{DD}/2 \end{bmatrix} - t \\ V_{in} = V_{DD}/2 \end{bmatrix}_{dV_{out}}/dt < 0$$

$$t_{pHL} = \frac{t_{pLH} + t_{pHL}}{2}$$


$$t_{pHL} = \frac{t_{pLH} + t_{pHL}}{2}$$

$$t_{pHL} = \frac{t_{pLH} + t_{pHL}}{2}$$
Solve the second of the content of the content

Calcul du temps de propagation (1/2)

$$t_p = \frac{C_L V_{DD}}{I_{on}}$$

• I_{on} n'est pas une valeur constante



 On ramène le calcul à une estimation de la valeur moyenne de la résistance du canal

$$R_{eq} = \frac{1}{V_{DD}/2} \int_{V_{DD}/2}^{V_{DD}/2} \frac{V}{\mu C_{ox}} \frac{V}{L} \left(V_{DD} - V_{T}\right)^{2} \left(1 + \lambda V\right) dV \approx \frac{3}{4} \frac{V_{DD}}{\mu C_{ox}} \frac{W}{L} \left(V_{DD} - V_{T}\right)^{2} \left(1 + \frac{7}{9} \lambda V_{DD}\right)$$

 Expression très approximative – ne pas mémoriser!

Calcul du temps de propagation (2/2)

- ainsi : circuit RC constitué de R_{onP} ou R_{onN} et C_1 se chargeant à V_{DD} ou se déchargeant à 0
- Cas R_{onP} (transition 071)

$$t_{pLH} = \left[t\Big|_{V_{out} = V_{DD}/2} - t\Big|_{V_{in} = V_{DD}/2}\right]_{dV_{out}/dt > 0}$$

- Supposons V_{in} échelon idéal u(t)




- V_{out} augmente exponentiellement $V_{out} / V_{in} = 1 - \exp^{-t/R_{onP}C_L}$

$$t = -R_{onP}C_{L} \ln(1 - V_{out} / V_{in})$$

$$t\Big|_{V_{\perp}=V_{\rm nn}/2} = -R_{onP}C_L \ln(0.5)$$

$$t_{pLH} = \left[t \Big|_{V_{out} = V_{DD}/2} - t \Big|_{V_{in} = V_{DD}/2} \right] = 0.69 R_{onP} C_L$$



Transition 0 vers 1


C_L et la notion de sortance (fanout)

- C_L est une somme de capacités parasites :
 - C_{dx} (drain-grille/substrat) de la porte elle-même
 - Capacités des interconnexions
 - Entrée capacitive de la (des) porte(s) en aval (capacité grille-source/substrat de chaque transistor). Plus le nombre de portes connectées à la sortie est important, plus C_L sera élevée
 - Sortance (fan-out) N : nombre de portes connectées en sortie
 - La sortance maximale d'une porte dépend
 - du t_p désiré (fréquence de fonctionnement)
 - des W/L des transistors (I_{on})



Application numérique (1/2)

- Les transistors M_p et M_n d'un inverseur ont une résistance moyenne de canal de $30k\Omega$ et de $20k\Omega$ respectivement, et une capacité grille-substrat de 15fF et de 10fF respectivement.
- Lorsque l'inverseur est connecté à quatre autres inverseurs du même type à travers une interconnexion présentant une capacité parasite de 20fF au total, quel sera le temps de propagation t_p?



Application numérique (2/2)

$$t_{p} = \frac{t_{pLH} + t_{pHL}}{2}$$

$$t_{pLH} = 0.69R_{onP}C_{L}$$

$$t_{pHL} = 0.69R_{onN}C_{L}$$

$$C_{L} = C_{int} + 4C_{in} = 20fF + 4(15fF + 10fF) = 120fF$$

$$t_{pLH} = 0.69 \times 30 k\Omega \times 120 fF = 2.49 ns$$

$$t_{pHL} = 0.69 \times 20 k\Omega \times 120 fF = 1.66 ns$$

$$t_p = \frac{2.49ns + 1.66ns}{2} = 2.08ns$$

Consommation énergétique

- Plusieurs expressions / contributions :
 - Puissance statique (circuit au repos) : chemins de conduction existant entre les alimentations et les courants de fuite
 - Puissance dynamique : chargement de capacités (inévitable) et courants transitoires
 - Power-Delay Product (PDP) : énergie consommée par commutation
- À l'échelle du microprocesseur, la puissance de consommation impactera la taille des lignes d'alimentation et les besoins de refroidissement ; l'énergie consommée impactera l'autonomie (systèmes mobiles)

Consommation dynamique


- Consommation toujours mesurée au niveau de l'alimentation
- Énergie pour charger la capacité C_L (via PMOS) :

$$\int_{0}^{\infty} i_{VDD}(t) V_{DD} dt = V_{DD} \int_{0}^{\infty} C_{L} \frac{dV_{out}}{dt} dt$$
$$= C_{L} V_{DD} \int_{0}^{V_{DD}} dV_{out} = C_{L} V_{DD}^{2}$$

• Consommation:

$$P_{dyn} = C_L V_{DD}^2 f_{0 \to 1}$$

 avec f_{0→1} le nombre de transitions par seconde qui consomment




• Une porte (0.25 μ m), horloge de 500MHz, capacité de charge de 15fF, V_{DD} =2.5V et un fanout de 4 : 50 μ W

Consommation due aux chemins directs

- Courant I_{sc} entre V_{DD} et Gnd pour $V_{tn} < V_{in} < V_{DD} V_{tp}$
- 2 facteurs
 - temps de montée/ descente de V_{in}
 - I_{sc} (W/L ...)
- Puissance moyenne consommée


$$E_{cd} = V_{DD} \left(\frac{I_{pic} t_{sc}}{2} + \frac{I_{pic} t_{sc}}{2} \right) = t_{sc} V_{dd} I_{pic}$$

$$P_{cd} = t_{sc} V_{DD} I_{pic} f$$



Consommation statique

- Courant de fuite I_{off} à travers jonctions polarisées en inverse des transistors
- Typiquement 10-100pA/ μm (largeur de canal) à 300K
- Consommation permanente, indépendante des opérations
- dépend de la température : x60 à 360K



- I_{off} =100pA/ μ m à 300K
- Largeur de drain des transistors d'une porte = 0.5μm
- $V_{DD} = 2.5V$
- P_{stat}=2.5*100p*0.5= 0.125nW
- A l'échelle de 100 millions de portes, P_{stat}=12.5mW

Consommation totale et PDP

Consommation totale = somme des contributions (dynamique, chemins directs, statique)

$$P_{tot} = P_{dyn} + P_{dc} + P_{stat}$$

 Power-Delay Product ou Energie moyenne par opération

$$PDP = P_{av} \cdot t_{p}$$

- Métrique d'une technologie : il faut consommer plus (P_{av}
 ▶) pour fonctionner plus rapidement (t_p
 ▶)
- On regarde les transitions donc principalement P_{dyn}
- Pire cas : $f_{\text{max}} = 1/(2t_p)$ $PDP = \frac{C_L V_{DD}}{2}$

Aide-mémoire

- Portes logiques : fonctionnement nonlinéaire, tout-ou-rien
- Marges de bruit : capacité d'une porte à atténuer les perturbations à l'entrée (jusqu'à gain=-1)
- Temps de propagation : moyenne des t_p dus à M_n et à M_p ; t_p =0.69RC
- Consommation énergétique : trois contributions (dynamique, chemins directs, statique). Principalement dynamique, avec énergie C₁V_{DD}² par commutation 071

Références bibliographiques

- Cours EE141 de Berkeley
- Digital Integrated Circuits, 2nd Edition, Jan M. Rabaey et al, Prentice Hall.
- Operation and modeling of the MOS transistor, Y. Tsividis, WCB/McGraw-Hill, 621.381 528 TSI
- Design of analog CMOS integrated circuits,
 Razavi Behzad , McGraw-Hill, 621.39 RAZ
- Microelectronic circuits, Sedra Adel S. et al.,
 Oxford University Press, 621.381 5 SED