

当前主线: protected pVM 针对 PCIe NVMe 类设备的配置空间与 BAR 空间布局示意

Guest 视角配置空间
(按 PCI 设备模型建模, 访问入口包含 PCIe MMCONFIG)

0x000 - 0x03f
标准配置头
Vendor/Device ID, Command/Status, Class Code, BAR0/BAR1, Cap Ptr

0x040 - 0x0ff
传统 capability 链表
PM / MSI / MSI-X / PCIe Capability 等代表性项

0x100 - 0xfff
PCIe 扩展配置空间 (MMCONFIG)
AER / Device Serial / 其他扩展 capability (示意)

当前 guest 入口对应
pv_ops.mmio.pci_mmcfg_* / raw_*
-> pkvm_mmio_read*/write*
-> pkvm_virt_mmio()
B3 / T10 / T12 主线没有把配置空间做成 direct path。

BAR 空间
(当前主线验证对象: 0000:01:00.0 PCIe NVMe, 日志里观测到 BAR0 [mem 0xfe800000-0xfe803fff 64bit])

64-bit BAR MMIO aperture (示意)

普通 BAR data / register window
- crosvm 可导出 sparse mmap 子区间
- host 向 pKVM 提交 DIRECT_BAR metadata
- allowlist hit 后可走 guest direct raw MMIO

MSI-X table / PBA
host / VMM emulate
不作为 DIRECT_BAR
下发给 guest

crosvm 会把承载 MSI-X table / PBA 的 BAR 子区间从 mmap 中剔除,
对应访问继续走 read_bar()/write_bar() 的 host trap-and-emulate 路径。

其余 BAR / IO BAR / 未声明区间
当前主线没有建立统一 direct contract
通常继续留在 fallback / host-mediated 路径。

pKVM 内部资源校验依据
- BDF / PASID attach
- BAR index / BAR offset / size
- boot manifest 里的 BAR base / size 边界

当前最小 contract 边界 (B3 / T10 / T12 主线)

allowlist hit
guest direct raw MMIO
(当前只面向 DIRECT_BAR 区间)

allowlist miss 或控制面访问
PKVM_GHC_IOREAD / PKVM_GHC_IOWRITE
-> host / VMM trap-and-emulate

不在这张图里展开的更高层问题
DMA mirror / Guest EPT BAR 建图 / Host
BAR authority / teardown lifecycle