
ACERCA DE LA TARJETA AGILEX 7 I-SERIES

1.1 *Inicio*

La tarjeta Agilex 7 FPGA I-Series Transceiver-SoC Development Kit es un entorno de diseño completo que incluye el software y el hardware necesarios para realizar diseños para trabajar con las FPGAs de la familia Agilex 7 I-Series, las cuales son FPGAs de alto rendimiento orientadas a cómputo, redes y comunicaciones.

En este capítulo se da una introducción del kit de desarrollo, el cual tiene como objetivo facilitar la evaluación y desarrollo de soluciones con alto rendimiento de transceptores¹.

¹Un transceptor es un bloque de hardware que facilita la comunicación serial de alta velocidad. En FPGAs son esenciales para la comunicación de dato de alta velocidad, serialización y deserialización de datos, adaptación de protocolos, manejo de errores y otras tareas en aplicaciones que exigen un alto desempeño, baja latencia y flexibilidad.




Figura 1.1: Vista superior de la tarjeta Agilex 7 FPGA I-Series Transceiver-SoC Development Kit.

1.1.1 Diagrama de bloques

En la [figura 1.2](#) se presenta el diagrama de bloques de la tarjeta de desarrollo, el cual muestra cómo se interconectan los componentes principales del kit, incluyendo los trancceptores FGT² y FHT³, interfaces de memoria DDR4, conectores FMC+⁴, MCIO⁵ y QSFPDD⁶, entre otros.

²General purpouse transceiver block

³High speed transceiver block

⁴FPGA Mezzanine Card Plus

⁵Multi-Connector I/O

⁶Quad Small Form-Factor Pluggable Double Density

Images//Parte1/blocks.png

Figura 1.2: Diagrama de bloques de la tarjeta Agilex 7 FPGA I-Series Transceiver-SoC Development Kit.

1.1.2 Elementos de la tarjeta de desarrollo.




Figura 1.3: Elementos que integran a la tarjeta de desarrollo.

1.1.3 Resumen de características

- Agilex 7 FPGA I-Series, 2.7M LE, 3184B package
 - 2.7 millones de elementos lógicos.
 - Empaque tipo Ball Grid Array con 3184 bolas.

La tarjeta incluye múltiples bancos de transceptores de alta velocidad (F-Tiles), divididos en FHT y FGT.

- F-Tile 1 (13C)
 - 4 canales transceptores FHT (F-Tile High-speed Transceiver) a QSFPDD800: transceptores para módulos de fibra óptica Quad Small Form-Factor Pluggable Double Density 800 (hasta 800 Gbps).
 - 8 canales transceptores FGT (F-Tile General-purpose Transceiver) a QSFPDD: transceptores más comunes, conectados a módulos ópticos QSFPDD.
 - 2 canales transceptores FGT a HD-BNC: transmisión de video (Serial Digital Interface).

- 4 transceptores FGT a DP2.0: Salida para DisplayPort 2.0.
- 1 transceptor FGT a USB3.2: Interfaz USB de alta velocidad.
- F-Tile 2 (13A)
 - 4 canales transceptores FHT (116G) a MXPM (Multi CoaX Press Mount): conectores de alta densidad para pruebas o backplanes.
 - 8 canales transceptores FGT (56G) a MXPM.
 - 8 canales transceptores FGT a QSFDD.
 - 4 canales transceptores FGT a MCIO (PCIe): interfaz PCI Express usando estándar Multi-Connector I/O.
- F-Tile 3 (12C)
 - 16 canales FGT a FMC+: permite conectar daughter cards por medio del estándar FPGA Mezzanine Card Plus para ampliar la funcionalidad.
- F-Tile 4 (12A)
 - 16 canales FGT a FMC+.
- SR DDR4 2666 (x72 w/ECC), 16 GB
 - Memoria RAM DDR4 de 16 GB con Error Correcting Code y soporte para configuraciones de double rank (2DPC).
- 8 GB SR DDR4-2666 (x72 w/ECC) dedicada al HPS.
- Interfaz IO48 para HPS Out of Box Experience (OOBE) daughter cards
 - Intefaz de 48 pines para conectar tarjetas de desarrollo o pruebas rápidas del subsistema HPS.

Nota: para más información sobre el HPS dirigirse a la sección [Hard Processor System \(HPS\)](#).

1.1.4 Contenidos de la caja

- Agilex 7 FPGA I-Series Transceiver-SoC Development Kit
- Modulo de memoria DDR4 DIMM (Single-rank)
- QSPI flash daughter card: tarjeta secundaria con memoria flash QSPI preprogramada con imágenes de fábrica para configurar la FPGA.
- HPS IO48 OOBE daughter card: Tarjeta secundaria que incluye interfaces Ethernet, USB, UART y GPIO para facilitar la evaluación del HPS.
- NAND daughter card: Tarjeta secundaria con memoria NAND flash utilizada para almacenamiento adicional o configuración alternativa.
- Cable USB 2.0 tipo B
- Cable Ethernet

- Fuente de alimentación de 240W y cables NA/EU/JP/UK
- Adaptador para fuente de poder ATX - 24 pines a 6 pines




Figura 1.4: Tarjetas hijas externas.

1.1.5 Condiciones de operación recomendadas

Condición de operación	Rango de valores
Rango de operación para temperatura ambiente	0°C a 30°C
Carga de corriente ICC	195 A
Porcentaje de carga transitorio ICC	200 A/ μ s
FPGA Máxima potencia soportada por disipador/ventilador activo	160 W ⁷

Tabla 1.1: Condiciones de operación recomendadas.

1.2 Encendido de la tarjeta de desarrollo

Cuando se está sosteniendo la tarjeta de desarrollo es muy importante tomar las precauciones adecuadas para no dañarla, ya que es susceptible a las descargas electroestáticas.

Precaución: La tarjeta puede ser dañada sin el manejo anti-descargas adecuado. Además, se deben usar precauciones anti-estática cuando se toca la tarjeta.

⁷160 W para el núcleo y 60 W para el transceptor FGT.

Precaución: Esta tarjeta de desarrollo no debe ser operada en un ambiente vibratorio.

1.2.1 Configuración de la tarjeta de desarrollo

Las instrucciones de esta sección explican cómo configurar la tarjeta de desarrollo para el uso en casos específicos.

1.2.2 Configuración predeterminada

La tarjeta de desarrollo Agilex 7 FPGA I-Series trae incluidos switches preconfigurados para soportar los ejemplos de diseño en el kit. Si se sospecha que la tarjeta de desarrollo no está configurada correctamente, sigue las instrucciones de la [tabla 1.2](#) para regresar a la configuración predeterminada antes de avanzar.

Nota: “X” significa No Importa en la [tabla 1.2](#).

Nota: No se deben de cambiar los switches de configuración cuando la tarjeta está encendida, solamente cuando está apagada.

Switch	Posición predeterminada	Función predeterminada
S19[1:4]	OFF/OFF/ON/ON	Sistema Max 10 y FPGA seleccionada en la cadena JTAG.
S20[1:4]	ON/ON/ON/ON	Modo 1: El circuito de descarga integrado de Intel actúa como el único JTAG maestro. HPS encadenado con nodos SDM internamente.
S9[1:4]	ON/OFF/OFF/X	Configuración de modo de carga de bits: AS - modo rápido.
S10[1:4]	ON/ON/ON/ON	SYS_SW[0:3] ▪ SYS_SW[0]-Factory Loadn ▪ '0'-Load image from Page 0 of the QSPI ▪ SYS_SW[1]-MUX_SEL1 ▪ SYS_SW[2]-MUX_SEL7 ▪ SYS_SW[3]-MUX_SEL9

Switch	Posición predeterminada	Función predeterminada
S15[1:4]	ON/ON/ON/OFF	SYS_SW[4:7] ▪ SYS_SW[4]-MUX_SEL_ZL ▪ SYS_SW[5]-FMC-A PCIe RP/EP Select • '0': RP (Default) • '1': EP ▪ SYS_SW[6]-FMC-B PCIe RP/EP Select • '0': RP (Default) • '1': EP ▪ SYS_SW[7]-MCIO PCIe RP/EP Select • '0': RP • '1': EP (Default)
S1[1:4]	OFF/OFF/OFF/OFF	Switch de usuario [0:3]
S6[1:4]	OFF/OFF/OFF/OFF	Switch de usuario [4:7]
S22[1:4]	ON/ON/ON/ON	MUX_DIP_SW[0:3] ▪ MUX_DIP_SW0-MUX_SEL2 ▪ MUX_DIP_SW1-MUX_SEL3 ▪ MUX_DIP_SW2-MUX_SEL4 ▪ MUX_DIP_SW3-MUX_SEL5 Puesto en “ON” por defecto para seleccionar el reloj integrado como entrada.
S23[1:4]	ON/ON/ON/ON	MUX_DIP_SW[4:7] ▪ MUX_DIP_SW4-MUX_SEL10 ▪ MUX_DIP_SW5-MUX_SEL11 ▪ MUX_DIP_SW6-MUX_SEL12 ▪ MUX_DIP_SW7-MUX_SEL14 Puesto en “0”/cerrado por defecto para el reloj integrado como entrada.

Switch	Posición predeterminada	Función predeterminada
S4[1:4]	ON/ON/ON/ON	MUX_DIP_SW[8:11] ▪ MUX_DIP_SW8-MUX_SEL13 ▪ MUX_DIP_SW9-MUX_SEL6 ▪ MUX_DIP_SW10-MUX_SEL0 ▪ MUX_DIP_SW11-MUX_SEL8 Puesto en “0”/cerrado por defecto para el reloj integrado como entrada.

Tabla 1.2: Configuración por defecto de los switches de configuración.

1.2.3 Encendido

Para el correcto encendido de la tarjeta debemos realizar los siguientes pasos:

1. Usa el adaptador de alimentación de 240 W para suministrar alimentación a través de **J30**.
2. Después de que el adaptador de alimentación está conectado en **J30** y el switch **S18** está en la posición de ON el LED **D22** se enciende, indicando que la tarjeta se encendió correctamente. Si el LED **D22** no se enciende, significa que una o más fuentes de alimentación son incorrectas.

Nota: Al encender la tarjeta los ventiladores generan bastante ruido, sin embargo esto es normal y no debe generar preocupación.




Figura 1.5: Conexión de alimentación y USB JTAG a la tarjeta y encendido de la tarjeta.

1.3 Reinicio de la tarjeta de desarrollo

Esta tarjeta de desarrollo inicia con los diseños de ejemplo `bts_config` almacenadas en el dispositivo de memoria flash QSPI. El proceso de reiniciar la tarjeta a su configuración de fábrica consiste en grabar el contenido original en el MAX 10, que supervisa el sistema, y la memoria flash QSPI, donde se guarda la configuración de arranque del FPGA.

Se puede realizar el reinicio de la tarjeta siguiendo las siguientes instrucciones a través de la interfaz Quartus Prime Programmer GUI.

1.3.1 Reiniciar el MAX 10 con la imagen de fábrica

El MAX 10 es un FPGA que controla el encendido del sistema, JTAG, monitoreo de voltajes, entre otras funciones. Para grabar los contenidos originales hay que seguir los siguientes pasos.

1. Abrir Quartus Prime Programmer GUI y detectar la cadena JTAG después de que System MAX 10 es almacenado.
2. Adjunta la imagen de System MAX 10 en la parte System MAX 10.

3. Seleccionar opciones de programación y dar click en el botón de programar.

Nota: Una vez que se conecta el cable de descarga FPGA entre J11 y la estación de trabajo, se desactiva automáticamente el circuito de descarga integrado en la placa.

1.3.2 Reinicio de la memoria flash QSPI con la imagen de fábrica

La memoria flash QSPI está pre-programada con 4 paquetes de imágenes. Los pasos siguientes indican como sobrescribir la imagen de modo de configuración de la interfaz de transmisión Avalon x8.

1. Asegurarse que MSEL[2:0] está apagado (modo JTAG) antes de encender la tarjeta.
2. Abrir Quartus Prime Programmer GUI y detectar la cadena JTAG.
3. Cambiar el dispositivo VTAP10 a 10M50DAF256, adjuntar el dispositivo flash de QSPI_2Gb.
4. Adjuntar el archivo de configuración para el modo Avalon Streaming interface x8 a QSPI_2Gb.
5. Seleccionar las opciones Programar/Configurar y dar click en el botón **Start**.
6. Después de programar la memoria flash apagar la tarjeta y cambiar MSEL[2:0] OFF OFF ON (modo de configuración por Avalon Streaming interface x8).

BOARD TEST SYSTEM

El FPGA Agilex 7 I-Series Transceiver-SoC Development Kit incluye diseños de ejemplo y la GUI Board Test System (BTS) para probar el funcionamiento de la tarjeta. Este software provee una interfaz fácil de usar para alterar la configuración funcional y observar los resultados. Además, se puede utilizar para probar y verificar el funcionamiento de componentes (DDR4, QSPI, USB, PCIe, FMC, trasceptores, etc.), modificar parámetros funcionales (frecuencia, voltaje, modo del transceptor, etc.), observar el rendimiento y medir el consumo de energía por bloque o interfaz.

Mientras se está usando el BTS se realiza una reconfiguración del FPGA varias veces con diseños de prueba específicos para la funcionalidad que se está probando. El BTS también es útil como referencia para diseño de sistemas. El BTS se comunica a través del puerto JTAG a un diseño de pruebas ejecutandose en la tarjeta de desarrollo.




Figura 2.1: BTS GUI.

2.1 *Ejecución del Board Test System*

Para abrir el Board Test System (BTS) tenemos que seguir los siguientes pasos.

1. Conectar el cable USB2.0 tipo B de la tarjeta a la estación de trabajo.
2. Revisar que la configuración de la tarjeta sea correcta. En la mayoría de los casos el BTS requiere que el MAX 10 y el FPGA Agilex 7 estén en la cadena JTAG, mientras que el Controlador del Reloj y el Monitor de Energía solo requiere el MAX 10.
3. Revisa el estatus de los módulos externos: cable MXPM/QSFP/QSFPDD/FMC/DIMM
4. Enciende la tarjeta.
5. En la estación de trabajo, en una nueva terminal ejecutar el comando `bts`.






Figura 2.2: Comando de ejecución para lanzar el BTS.

Cuando se ejecuta el BTS aparece inicialmente una pequeña ventana que indica que el software se ejecutó correctamente y se está preparando para lanzarse (figura 2.3a), o bien una ventana de error que indica que la tarjeta no está conectada (figura 2.3b). Después de un momento se muestra la GUI del BTS (figura 2.5).



(a) Ventana de preparación de lanzamiento para el BTS.



(b) Ventana de error al ejecutar el BTS.

Figura 2.3: Casos que se presentan al ejecutar `bts` desde terminal.




Figura 2.4: Ventana inicial del BTS.

2.1.1 Inicialización de variables

Nota: Lo que se explica en esta sección solamente es el funcionamiento del comando `bts`, el cual es una simplificación del proceso normal para abrir el BTS.

Para inicializar las variables que requiere el BTS se modifica el archivo `~/.bashrc` para que exporte las variables contenidas en el archivo `~/Desktop/Variables_BTS.txt`, que es donde se almacenan las variables de entorno.

```
#Variables de entorno para inicializar el BTS

export QSYS_ROOTDIR=/home/liese2/intelFPGA_pro/24.3.1/qsys/bin
export QUARTUS_ROOTDIR=/home/liese2/intelFPGA_pro/24.3.1/quartus
```

Después de establecer estas variables se debe ejecutar el archivo `/home/liese2/Documents/agilex-agib027r31b1e1vb-si-nen-revc-v24-3b194-v1-0/examples/board_test_system/BoardTestSystem.sh`.

Para ahorrarnos estos pasos se agrega la siguiente línea en el archivo `~/.bashrc`:

```
alias bts='source ~/Desktop/Variables_BTS.txt && cd /home/liese2/Documents/agilex-
agib027r31b1e1vb-si-nen-revc-v24-3b194-v1-0/examples/board_test_system && ./BoardTestSystem
```

```
.sh'
```

Nota: Para modificar el archivo `~/.bashrc` se debe ejecutar el siguiente comando en una terminal, aunque se recomienda no realizar ninguna modificación.

```
sudo nano ~/.bashrc
```

2.2 Probando el BTS.

2.2.1 Información del borde inferior

La barra de información del borde inferior muestra el estatus de la conexión, la versión de Quartus Prime y el reloj JTAG.

System Connected/Disconnected: Muestra si la tarjeta está conectada a la estación de trabajo. Si la tarjeta se desconecta la señal verde se vuelve gris.

Quartus Prime Version: Muestra la versión actual de Quartus Prime instalada en la estación de trabajo. El texto se vuelve rojo si la versión actual es más antigua que la versión requerida. Si se tiene instalada la versión correcta pero la versión activa no cumple los requisitos cambia la variable de entorno `QUARTUS_ROOTDIR`.

JTAG: Muestra la frecuencia del reloj JTAG.

Figura 2.5: Información del borde inferior del BTS.

2.2.2 Menú de configuración

Usa el menú de configuración para seleccionar el diseño que se va a utilizar. Cada diseño de ejemplo prueba diferentes funcionalidades que corresponden a una o a más pestañas de aplicación.





Figura 2.6: Opciones de configuración para la tarjeta.

Para configurar la FPGA con un diseño de prueba se realiza lo siguiente:


1. En el menú **Configure** dar click a la opción que corresponde a la funcionalidad que se quiere probar.
2. En la ventana del programador que aparece, dar click en **Configure** para descargar el archivo SRAM Object File (**.sof**) correspondiente a la FPGA. Este proceso usualmente tarda menos de un minuto.
3. Cuando la configuración termina, el diseño empieza a ejecutarse en la FPGA. La pestaña correspondiente a la aplicación que nos permite interactuar con el diseño se habilita en la GUI. Si se usó Quartus Prime Programmer para la configuración, en vez de la BTS GUI, puede que sea necesario reiniciar la GUI.

Ejemplo usando el diseño de prueba para GPIO.

Siguiendo los pasos anteriores, en el menú de configuración seleccionaremos la opción **Configure with GPIO Design**, al seleccionar se abre una ventana del programador (**figura 2.7a**), en la cual simplemente se tiene que dar click en el botón **Configure**. En este caso nos apareció un error propio de la GUI que indica que se tiene que reiniciar el BTS (**figura 2.7b**).



(a) Programador para el primer ejemplo.



(b) Error que se lanza cuando el programador termina de configurarse.

Figura 2.7: Cargador del programa y error al completarse.

Para reiniciar la GUI seleccionamos en el menú de configuración **Exit** y volvemos a ejecutar el comando **bts** en terminal.

Cuando el BTS se lanza nuevamente, ahora aparece una interfaz diferente, ya que se habilita la pestaña de *GPIO*, el cual muestra el programa configurado anteriormente (figura 2.8) que nos permite observar los cambios en los puertos I/O de usuario (LED's, dip-switches y push-buttons). Además, podemos darnos cuenta de que el programa se cargó correctamente al observar que en el FPGA se encendieron los LED's de usuario (figura 2.9). Tanto en el BTS como en la tarjeta se muestran los LED's de usuario numerados del 0 al 7.




Figura 2.8: Programa cargado al ejecutar *Configure with GPIO Design*.




Figura 2.9: LED's de usuario que se encienden al cargar el programa.

Podemos hacer click sobre los íconos de LED's mostrados en el BTS para encenderlos o apagarlos y esto se verá reflejado en la tarjeta. De igual forma, al modificar en la tarjeta la posición de los dip-switches o presionar los push-button esto se refleja en la GUI.




Figura 2.10: Modificación del estado de los LED's de usuario desde el BTS.




Figura 2.11: Respuesta en los LED's de usuario en la tarjeta a los cambios realizados en el BTS.

2.2.3 *Pestaña de información del sistema*

La pestaña de información del sistema muestra información acerca de la configuración actual de la tarjeta. En la pestaña se despliega la información de la tarjeta, los dispositivos de la cadena JTAG y otros detalles almacenados en la tarjeta.




Figura 2.12: Pestaña de información de la tarjeta.

Las siguientes secciones describen los controles en la pestaña de información del sistema.

Información de la tarjeta

El control de información de la tarjeta muestra información estática acerca de la tarjeta.

- **Board Name:** Indica el nombre oficial de la tarjeta dado por el BTS.
- **Board Revision:** Indica la revisión de la tarjeta.
- **MAX Version:** Indica la versión del sistema MAX 10.

Cadena JTAG

El control de la cadena JTAG muestra todos los dispositivos conectados actualmente a la cadena JTAG.

Se deben poner el MAX 10 y la FPGA en la cadena JTAG cuando se está ejecutando el BTS.

2.2.4 Pestaña de GPIO

La pestaña GPIO nos permite interactuar con todos los componentes de propósito general E/S en la tarjeta. Se pueden encender o apagar los LEDs y observar el estatus de los push buttons y los dip switches.



Figura 2.13: Pestaña GPIO.

Las siguientes secciones describen los controles en la pestaña GPIO.

LEDs de usuario: El control de LEDs de usuario muestra el estado actual de los LEDs de usuario. Al dar click en los botones de los LEDs se puede encender o apagar los LEDs de la tarjeta. El botón **All** sirve para modificar el estado de todos los LEDs.

Dip switches de usuario: El control de los dip switches de usuario muestra el estado de los switches **USER_SW[0:3] (S1)** y **USER_SW[4:7] (S6)**.

Push buttons: El control de los push buttons muestra el estado de **PB0** y **PB1**.

Qsys Memory Map: El control Qsys Memory Map muestra el mapa de memoria del diseño **bts_config.sof** ejecutándose en la tarjeta.

2.2.5 Pestaña XCVR

La pestaña XCVR permite realizar pruebas de transreceptores en la tarjeta de desarrollo. Se pueden realizar las pruebas ya sea usando un módulo de loopback eléctrico o módulos de fibra óptica.

La pestaña QSFPDD NRZ



Figura 2.14: La pestaña QSFPDD NRZ.

Las siguientes secciones describen los controles en la pestaña QSFPDD.

Estado

El control de estado muestra la siguiente información durante la prueba de loopback:

- **PLL lock:** Muestra el estado de PLL bloqueado o desbloqueado.
- **Pattern Sync:** Muestra el patrón de estado sincronizado o no sincronizado. El patrón se considera sincronizado cuando se detecta el inicio de la secuencia de datos.
- **Detail:** Muestra el patrón de estado de sincronización de cada canal. También muestra el número de bits de error de cada canal.



Figura 2.15: QSPDD NRZ - PLL and Pattern Status.

Control

Se deben de usar los siguientes controles para seleccionar una interfaz para aplicar la configuración PMA, tipo de dato y control de error:

- QSPDD0 x8
- QSPDD1 x8

Configuración PMA

Permite realizar cambios a los parámetros PMA que afectan la interfaz del transceptor activo. Los siguientes ajustes están disponibles para análisis:

- **Serial Loopback:** Muestra la señal de estado entre el transmisor y el receptor.
- **VOD:** Especifica la salida de voltaje diferencial del buffer del transmisor.
- **Pre-emphasis tap:**
 - Pre-tap 1: Especifica la cantidad de preénfasis de la primera pre-tap del buffer del transmisor.

- **Pre-tap 2:** Especifica la cantidad de preénfasis en la segunda pre-tap del buffer del transmisor.
- **Post-tap 1:** Especifica la cantidad de preénfasis en la post-tap del buffer del transmisor.



Figura 2.16: QSPDD NRZ - PMA setting.

Tipo de dato

El control de tipo de dato especifica el tipo de patrón de datos contenido en las transacciones. Se debe seleccionar alguno de los siguientes tipos de dato para análisis:

- **PRBS7:** secuencias binarias pseudo-aleatorias de 7 bits .
- **PRBS15:** secuencias binarias pseudo-aleatorias de 15 bits.
- **PRBS23:** secuencias binarias pseudo-aleatoria de 23 bits.
- **PRBS32:** secuencias binarias pseudo-aleatoria de 31 bits (predeterminado).

Control de error

Este control muestra errores de datos detectados durante el análisis y nos permite inyectar errores.

- **Detected Errors:** Muestra el número de errores de datos detectados en la transmisión de datos.
- **Inserted Errors:** Muestra el número de errores insertados en el flujo de transmisión de datos.
- **Bit Error Rate:** Calcula la tasa de bits de error en el flujo de transmisión de datos.

- **Insert:** Inserta un error de una palabra en el flujo de transmisión de datos cada vez que se da click en el botón. La inserción de errores solo se habilita durante el análisis de rendimiento de transacción. **Clear:** Resetea el contador de errores detectados y el contador de errores insertados a cero.

Control de ejecución

- **Barras de rendimiento TX y RX:** muestra el porcentaje de la máxima tasa de datos teórica que las transacciones solicitadas pueden llegar a alcanzar.
- **Start:** Este control inicia el test de loopback.
- **Data rate:** Muestra el tipo XCVR y la tasa de datos de cada canal.



Figura 2.17: QSPDD NRZ - Data Rate.

La pestaña QSPDD PAM4

Esta pestaña tiene funciones de control similares a la pestaña QSPDD NRZ.



Figura 2.18: La pestaña QSPDD PAM4.

La pestaña FMCA NRZ

Esta pestaña tiene funciones de control similares a la pestaña QSPDD NRZ, excepto por la selección de puertos.



Figura 2.19: La pestaña FMCA NRZ.

La pestaña FMCB NRZ

Esta pestaña tiene funciones de control similares a la pestaña QSFPDD NRZ, excepto por la selección de puertos.



Figura 2.20: La pestaña FMCB NRZ.

La pestaña QSFPDD800 PAM4

Esta pestaña tiene funciones de control similares a la pestaña QSFPDD NRZ.



Figura 2.21: La pestaña QSPDD800 PAM4.



Figura 2.22: QSPDD800 PAM4 - PMA Setting.

Ajustes PMA

Además de los ajustes PMA listados en la [figura 2.16](#), hay ajustes adicionales disponibles para el F-Tile FHT PMA. El PMA está configurado para valores predeterminados en los diseños PMA4.

- **Serial Loopback:** Muestra la señal de estado entre el transmisor y el receptor.
- **VOD:** Especifica la salida de voltaje diferencial del buffer del transmisor.
- **Pre-emphasis tap:**
 - Post-tap 2: Especifica la cantidad de preénfasis de la segunda post-tap del buffer del transmisor.
 - Post-tap 3: Especifica la cantidad de preénfasis en la tercer post-tap del buffer del transmisor.
 - Post-tap 4: Especifica la cantidad de preénfasis en la cuarta post-tap del buffer del transmisor.
 - Pre-tap 3: Especifica la cantidad de preénfasis en la tercer pre-tap del buffer del transmisor.

La pestaña MXPM NRZ

Esta pestaña tiene funciones de control similares a la pestaña QSPDD NRZ, excepto por la selección de puertos.



Figura 2.23: La pestaña MXPM NRZ.

La pestaña MXPM PAM4

Esta pestaña tiene funciones de control similares a la pestaña QSFPDD NRZ.



Figura 2.24: La pestaña MXPM PAM4.

2.2.6 *La pestaña SDI*

Esta pestaña tiene funciones de control similares a la pestaña QSFPDD NRZ.



Figura 2.25: La pestaña SDI.

2.2.7 La pestaña de memoria

Esta pestaña nos permite leer y escribir en las memorias DDR4 DIMM-2A (DIMM-I) y DDR4 DIMM-2B (DIMM-II) de la tarjeta de desarrollo. RDIMMS solo realiza pruebas DIMM-II mientras que se realizan las pruebas pruebas RDIMMD DIMM-I y DIMM-II. Descarga el diseño a través del menú de configuración.



Figura 2.26: La pestaña RDIMMS.

Las siguientes secciones describen los controles en esta pestaña.

Start: Inicializa el análisis de rendimiento de transacción de memoria DDR4.

Stop: Finaliza el análisis de rendimiento de transacción.

Reset: Reinicia el análisis de rendimiento de transacción.

Performance Indicators

Estos controles muestran la información actual del análisis de rendimiento de transacción colectada desde que se dio click en **Start**.

- **Write and Read performance bars:** Muestra el porcentaje de la máxima tasa de datos teórica que las transacciones requeridas son capaces de alcanzar.
- **Write (MBps) and Read (MBps):** Muestra el número de bytes analizados por segundo.

- **Data Bus:** 72 bits (8 bits ECC) de ancho, reloj de referencia de 166.666 MHz, y la frecuencia es 1333.33 MHz tasa de datos doble 2666.66 MT/s.

Test Control

- **Test Size:** Se puede elegir el tamaño de la memoria a probar. Las opciones disponibles son 64 KB, 1 MB, 16 MB, 64 MB, 256 MB, 1 GB, 4 GB, 8 GB, y 16 GB (por default).
- **Offset (Hex):** Se puede definir la dirección de memoria de inicio para probar.
- **Test Mode:** Lectura y Escritura infinita (default), Lectura y Escritura singular.
- **Test Pattern:** PRBS (default), Constante Definida por Usuario, Walking '0', Walking '1'.

Error Control

Este control muestra errores de datos detectados durante el análisis y te permite insertar errores.

- **Detected Errors:** Muestra el número de errores de dato detectados en el hardware.
- **Inserted Errors:** Muestra el número de errores insertados en la transmisión de transacciones.
- **Insert:** Inserta un error de una palabra en el flujo de transacciones cada vez que se da click en el botón. El botón de inserción de errores solamente se habilita durante el análisis de rendimiento de transacción.



Figura 2.27: La pestaña RdIMMD. El tamaño de prueba se puede establecer a 32 GB con dos RDIMMs.

USO DE LA TARJETA CON QUARTUS PRIME PRO EDITION

3.1 *Pasos para cargar proyectos desde Quartus Prime Pro Edition a la tarjeta*

Para cargar un programa a la tarjeta de desarrollo desde Quartus Prime Pro Edition debemos realizar el siguiente procedimiento con el fin de que se realice correctamente la comunicación mediante protocolo serial desde la MAX 10 al Agilex 7.

1. Conectar el cable USB2.0 tipo B de la tarjeta a la estación de trabajo.
2. Revisar que la configuración de la tarjeta sea la configuración predeterminada.
3. Revisa el estatus de los módulos externos: cable MXPM/QSFP/QSFPDD/FMC/DIMM
4. Encender la tarjeta.
5. En la estación de trabajo abrir Quartus Prime Pro Edition
6. Abrir el proyecto que se va a cargar a la tarjeta de desarrollo.
7. Establecer las configuraciones necesarias para el dispositivo.
8. Configurar el programador para que trabaje con el hardware correspondiente a la tarjeta de desarrollo.
9. Establecer la configuración del programador e incluir los archivos necesarios.
10. Ejecutar el proyecto en la tarjeta de desarrollo.


3.1.1 *Ejemplo de programa para hacer parpadear un LED*

Se muestra el siguiente ejemplo que realiza la conmutación de uno de los LED's de usuario, se muestran los pasos a seguir con el fin de que la comunicación al chip Agilex 7 se establezca correctamente.

El proyecto con el cual se realizará este ejemplo se encuentra en el archivo [home/lieese2/Proyectos/blinky.qpf](#), este será el archivo que nos ayudará a cargar el programa funcional a la tarjeta. Al abrirlo se mostrará la vista inicial del proyecto y en el [Project Navigator](#) se muestran los archivos que contiene ([figura 3.1](#)).

El siguiente paso será realizar ciertas configuraciones: para ello debemos ir a [Assignments → Device → Device and Pin Options](#) ([figura 3.2a](#)) para realizar dos configuraciones.

La primera de ellas es en [Configuration → Configuration Pin Options](#), dentro de este menú se deben marcar las opciones [USE PWRMGT_SCL output](#), [USE PWRMGT_SDA output](#) y [USE CONF_DONE output](#). Además de seleccionar [SDM_I00](#), [SDM_I012](#) y [SDM_I016](#) en las respectivas opciones ([figura 3.2b](#)).



Images//Parte3/screen1.png

Figura 3.1: Vista inicial al abrir el proyecot




Figura 3.2: Configuraciones de salida para la tarjeta de desarrollo.

La siguiente configuración necesaria es en el apartado de **Power Management & VID**, en donde se deben establecer los valores de **Bus speed mode** → 100 KHz, **Slave device type** → LTC3888 y **PMBus device 0 slave address** → 62 (figura 3.3a).

Nota: Una vez realizada esta configuración no es necesario realizarla de nuevo.

Al compilar el proyecto tarda unos cinco minutos aproximadamente en completarse y cuando termina lanza una ventana que nos indica que se compiló correctamente (figura 3.3b).




Figura 3.3: Configuración de energía y compilado.

Después de esto nos dirigimos a **Tools** → **Programmer** (figura 3.4) y dentro de **Hardware Setup** tenemos que seleccionar el Blaster de la tarjeta, el cual aparece como **Agilex I-Series SOC Dev Kit [1-6.2]** (figura 3.5a), luego de seleccionarlo simplemente cerramos la ventana haciendo click en **Close** y regresamos al **Programmer**.

Tras seleccionar el blaster, en la columna izquierda se habilita la opción **Auto Detect**, en la cual hay que dar clic. Puede que aparezca una advertencia de Quartus Prime (figura 3.5b), si es así simplemente hay que aceptarla y regresar al programador. Tras realizar la detección automática de hardware, en el programador pueden aparecer 2 o 3 chips y el hardware seleccionado de la tarjeta (figura 3.6).

es lo siguiente:




Figura 3.4: Vista inicial del programador.



(a) Selección del blaster.



(b) Advertencia que se lanza al ejecutar **Auto Detect**.
es lo siguiente:

Figura 3.5: Selección de blaster y error que se puede lanzar al realizar la detección de hardware.




Figura 3.6: Cambios en el programador al aplicar **Auto Detect**.

Se debe seleccionar el chip con el nombre **AGFB027R24C** y en la columna izquierda dar click en **Change File**, aquí tenemos que incluir el archivo **blinky.sof** que se encuentra en el directorio **/home/lieese2/Projects/blinky/output_files/** (figura 3.7) y marcar el checkbox en la columna **Program/Configure** del mismo archivo (figura 3.8) y finalmente podemos dar click en **Start** para iniciar el programa en la tarjeta de desarrollo (figura 3.9).



Figura 3.7: Archivo de salida que se tiene que cargar.




Figura 3.8: Programador con el archivo cargado y la opción de configuración seleccionada.




Figura 3.9: Ejecución del programa exitosa.

Cuando se ejecuta el programa en la tarjeta se observa cómo el LED **DO** comienza a parpadear, lo cual indica que el procedimiento se realizó correctamente.