


Placa de Desenvolvimento SDP16

Manual de Utilização



Junho de 2020

ÁREA

DEPARTAMENTAL DE

Engenharia de

Electrónica e

Telecomunicações e de

Computadores

Grupo Disciplinar Arquitetura de Computadores

Índice

1	Descrição Geral	1
2	Processador P16	1
3	Memória	3
4	Portos paralelos de entrada e de saída	3
5	Mostrador de sinais	5
6	Módulo DMA	5
7	Módulo Passo-a-Passo	5
8	Canal de teste remoto	6
9	Canal de programação	6
10	Alimentação elétrica	6
11	Revisões ao documento	7

1 Descrição Geral

A placa de desenvolvimento SDP16 constitui um sistema didático para exploração do processador P16, pretendendo-se que sirva para apoiar o estudo da programação em linguagem *assembly* P16, dos mecanismos de endereçamento usados pelo P16 no acesso aos dispositivos de memória e aos periféricos, de técnicas de exploração de dispositivos periféricos e do mecanismo de interrupção do P16.

A placa inclui 32 KB de memória do tipo RAM, acessíveis *word-wise* e *byte-wise*, e disponibiliza dois portos de 8 bits, um de entrada e outro de saída, para interlocução com o exterior. Para expansão do sistema, a placa dispõe de um conector onde estão disponíveis todos os sinais associados à interface de *bus* e ao mecanismo de interrupção do P16.

Na Figura 1 é apresentada a vista de topo da placa, onde se identificam os seus principais módulos funcionais:

- Processador P16;
- Módulo de memória RAM para armazenamento de programas e dados;
- Portos paralelos de entrada e saída a 8 bits;
- Mostrador dos sinais dos barramentos de controlo, endereços e dados;
- Módulo DMA para acesso aos subsistemas de memória e periféricos (em Inglês, I/O);
- Módulo passo-a-passo para teste local dos programas;
- Canais de comunicação para teste remoto de programas e operações de manutenção do P16;
- Fonte de alimentação.

2 Processador P16

O processador P16 está ligado à paca SDP16 através de duas fichas. A ficha de 34 pinos faz a interligação da placa SDP16 com todos os sinais de dados e controlo do P16. Nesta ficha estão, portanto, disponíveis os seguintes sinais:

 Sinal de onda quadrada com frequência 50 kHz e duty cycle de 50%, determinado por malha de condensador e resistência;

 RESET - Sinal que assegura a ação de reset ao processador no estabelecimento e na falha/restabelecimento da alimentação (power on e power fail), bem como aquando do pressionar do botão de pressão SW2, recorrendo a uma malha não linear composta por resistências, condensador e díodo;




Figura 1 - Diagrama de blocos do sistema didático SDP16

- Barramento de 16 bits para comunicação, multiplexada, dos endereços e dados, que são validados pelos seguintes sinais:
 - ALE (Address Latch Enable), para validação dos endereços;
 - RD (*ReaD*), para validação dos dados lidos de memória ou periféricos;
 - WRL e WRH (WRite Low e WRite High), para validação dos dados a escrever em memória ou periféricos, com granularidade de acesso ao byte.
- **BRQ** O sinal *Bus ReQuest* é utilizado para pedir ao P16 que liberte o bus;
- **BGT** O sinal *Bus GranT* indica a disponibilidade do bus ao periférico que o requereu;

RDY - O sinal *ReaDY* serve para fazer o P16 entrar em estado de espera;


EXTINT - Entrada de interrupção externa do P16.

A outra ficha, com 10 pinos, suporta a interação com o programa monitor incluído no *firmware* do processador.

3 Memória

A placa SDP16 tem instalado dois dispositivos de memória RAM (U23 e U25), cada um com capacidade 16 KB, que ocupam os primeiros 32 KB do espaço de endereçamento (endereços 0x0000 a 0x7FFF).

A descodificação de endereços é implementada por uma PAL ATF750C (U12), configurada a partir da descrição em CUPL apresentada na **Error! Reference source not found.**. Esta PAL disponibiliza ainda sinais para seleção de outras três zonas de memória de dimensão 64 B, criando o mapeamento ilustrado na Figura 2.



Listagem 1 - Descrição CUPL do módulo gerador de CS (PAL U12)

Figura 2 - Mapa de memória do SDP16

Os sinais **nCS_EXT0** e **nCS_EXT1** estão disponíveis no TPB (*Tie Point Block*) B13, com o propósito de tornar estes sinais acessíveis aquando da implementação de trabalhos práticos que necessitem de explorar outros dispositivos mapeados no espaço de endereçamento do processador.

4 Portos paralelos de entrada e de saída

A placa SDP16 inclui dois portos paralelos de oito bits, um de entrada e outro de saída. Estes dois periféricos possibilitam a realização de alguns trabalhos práticos envolvendo o subsistema de I/O do P16, sem necessidade de montagem de componentes adicionais.

Ao porto de entrada estão associados dois TPB (B14 e B15) e um DIP-switch de 8 interruptores (SW1), conforme se indica na Figura 1. O estado dos interruptores pode ser consultado a todo o momento,

correspondendo o valor lógico '0' à posição interruptor fechado, conforme ilustrado na Figura 3. Para consultar o estado de um sinal ligado a um alvéolo dos TPB é necessário que o interruptor correspondente esteja na posição aberto.




Figura 3 - Porto paralelo de entrada do sistema SDP16

Ao porto de saída estão associados outros dois TPB (B17 e B18) e oito LED, conforme se indica na Figura 1. Os *buffers* U10A e U10B asseguram a impedância e os níveis de tensão adequados para a interligação do porto de saída aos LED. Os LED acendem quando o bit correspondente no porto de saída apresenta o valor lógico '1', conforme ilustrado na Figura 4.




Figura 4 - Porto paralelo de saída do sistema SDP16

5 Mostrador de sinais

A placa SDP16 permite observar numa fila de LED a informação presente nos barramentos de dados ($D_{\theta-15}$), endereço ($A_{\theta-15}$) e controlo (nRD, nWRL, nWRH) do P16. Esta fila de LED inclui ainda três LED para informar sobre o estado dos sinais BGT e S0 e S1, conforme se pode observar na Figura 1.

Estes 38 sinais são também disponibilizados em TPB, também destacados na Figura 1, através de *line drivers*, designadamente nos TBP B2 a B5, no caso do barramento de endereços, TBP B6 a B9, no caso do barramento de dados, TBP B10, no caso dos sinais de controlo, e TBP B11, no caso dos sinais **BGT**, **S0** e **S1**.

Os restantes sinais da interface externa do P16, bem como alguns sinais gerados pelo SDP16 para suportar a realização de exercícios de laboratório, são disponibilizados no conector de expansão implementado pelos TPB B10 a B13. Na Tabela 1 explicitam-se os sinais disponibilizados em cada TPB.

Sinal	TPB	Linha
A ₀	B5	4
A ₁	B5	3
A ₂	B5	2
\mathbf{A}_3	B5	1
A_4	B4	4
A ₅	B4	3
A_6	B4	2
A ₇	B4	1
A ₈	В3	4
A ₉	В3	3
A ₁₀	В3	2
A ₁₁	В3	1
A ₁₂	B2	4
A ₁₃	B2	3
A ₁₄	B2	2
A ₁₅	B2	1

Sinal	TPB	Linha
D ₀	В9	4
D_1	В9	3
D ₂	В9	2
D_3	В9	1
D_4	B8	4
D_5	В8	3
D_6	B8	2
D ₇	B8	1
D ₈	B7	4
D_9	В7	3
D ₁₀	В7	2
D ₁₁	В7	1
D ₁₂	В6	4
D ₁₃	В6	3
D ₁₄	В6	2
D ₁₅	В6	1

Sinal	TPB	Linha
nRD	B10	1
nWRL	B10	2
nWRH	B10	3
ALE	B10	4
RESOUT	B11	1
CLK	B11	2
S0	B11	3
S1	B11	4
BGT_EXT	B12	1
BRQ_EXT	B12	2
RDY_EXT	B12	3
EXTINT	B12	4
RFU0	B13	1
-	B13	2
nCS_EXT0	B13	3
nCS_EXT1	B13	4

a) *Bus* de endereços

b) Bus de dados

Tabela 1 - Lista de sinais disponibilizados no conector de expansão da placa SDP16

6 Módulo passo-a-passo

A placa SDP16 inclui um módulo destinado a suportar a execução dos programas em modo passo-a-passo (em Inglês, *single cycle*). Esta funcionalidade permite o estudo dos ciclos do P16, sendo também particularmente útil no *debugging* do hardware envolvido em trabalhos de laboratório, ajudando, com o auxílio de pontas-de-prova, a detetar erros de montagem ou de projeto.

A funcionalidade passo-a-passo é selecionada usando o interruptor de alavanca SW4, que deve ser colocado na posição STEP. Nesta configuração, o P16 executa um ciclo máquina de cada vez que o botão

c) Outros sinais

de pressão NEXT (SW7) é atuado. A informação disponibilizada no mostrador de sinais (ver secção 4) corresponde aos valores presentes nos barramentos de dados, endereço e controlo do P16 associados à obtenção do código da próxima instrução a executar (fase *fetch*), ou à execução do segundo ciclo máquina das instruções de acesso à memória (ldr, ldrb, str, strb, push e pop).

7 Canal de teste remoto

A placa SDP16 disponibiliza uma interface para comunicação com o programa monitor incluído no *firmware* do processador P16, responsável pela interação com um *debugger* para o carregamento em memória dos programas e o suporte em *hardware* à sua execução em modo de teste.

Esta interface é implementada por um módulo DLP-USB232R (U20), conforme se indica na Figura 1, que inclui um conector USB fêmea do tipo B e um circuito integrado FT232R do fabricante FTDI. Este circuito integrado assegura a implementação de um canal de comunicação série *full duplex* entre o programa monitor e o *debugger* do sistema *host* através de uma ligação USB 2.0. A comunicação é assíncrona a 10 bits (oito bits de dados, um bit de *start* e um bit de *stop*), com uma taxa de transferência de dados (em Inglês, *baud rate*) de 57600 bps.

8 Canal de programação

A placa SDP16 disponibiliza um canal dedicado para a atualização do *firmware* do módulo responsável pela implementação do processador P16. Este canal é acessível do exterior através de uma fixa IDC *standard* de 10 pinos (P1).

9 Alimentação elétrica

A energia elétrica necessária ao funcionamento da placa SDP16 é fornecida também através do conector USB fêmea do tipo B instalado na placa (U20). Neste conector deve ser aplicada uma tensão elétrica contínua com um valor entre os 4,40 V e 5,25 V. A corrente máxima exigida a esta fonte de energia é inferior a 500 mA, o que permite que o SDP16 possa ser alimentado via porta USB de um computador.

A tensão de funcionamento da placa SDP16 é assegurada por uma fonte de alimentação que está implementada na própria placa, conforme se indica na Figura 1. Esta fonte de alimentação é baseada no módulo USB232R da DLP (U20) e confere proteção contra curto-circuitos e sobrecargas de corrente, não apenas para o SDP16 e periféricos que lhe sejam acoplados, mas também para a fonte de energia elétrica externa.

Para que o sistema funcione, após a ligação da energia elétrica é ainda necessário posicionar o interruptor de alavanca SW6 na posição ON. Nesta situação, o LED D40 está aceso.

10 Revisões ao documento

Versão	Data	Autor	Alterações
3.0	29-06-2020	Tiago M Dias	Revisão para adequação à versão que inclui o processador P16, o que compreendeu a reformulação dos textos de todas as secções e a atualização ou adição das figuras associadas. Foi também incluído o índice e a secção "Revisões ao documento".
2.0	25-11-2015	José Paraíso Correções várias ao documento original.	
1.0	18-11-2015	José Paraíso	Criação do documento tendo por base o processador PDS16.