



## Design Document

Spin to Win

จัดทำโดย

67010290 นายณัฐชนน ชัยสิทธิฤกษ์กุล

67011497 พนธกร เกษร

นำเสนอ

รศ.ดร. เจริญ วงศ์ชุมเมียน

รายงานนี้เป็นส่วนหนึ่งของวิชา Digital System Fundamental

รหัสวิชา 01076112 ภาคเรียนที่ 1 ปีการศึกษา 2568

ภาควิชาวิศวกรรมคอมพิวเตอร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

## สารบัญ

### บทนำ

ที่มาและความสำคัญ	1
วัตถุประสงค์	2
ขอบเขตของโครงการ	2
ประโยชน์ที่คาดว่าจะได้รับ	3

### กระบวนการหาข้อมูล

การกำหนดหัวข้อ	4
การค้นหาข้อมูล	
- การแสดงผลที่หน้าจอผ่านสาย VGA	4
- การปรับสัญญาณความถี่ของ Clock ด้วย PLL (Phase-Locked Loop)	6
การเลือกแหล่งข้อมูล	8

### กระบวนการออกแบบ

อุปกรณ์ที่ใช้	9
หลักการทำงาน	10
ภาพรวมของบอร์ด FPGA	
- ภาพรวมของบอร์ด FPGA For Player	12
- ภาพรวมของบอร์ด FPGA For Monitor	14

### กระบวนการพัฒนา

การเตรียมการต่าง ๆ ก่อนการพัฒนาโครงการ	17
ขั้นตอนการพัฒนา	17

### กระบวนการทดสอบ

ปัญหาที่พบเจอระหว่างการทำโครงการ	19
รูปภาพโครงการ	20
ลิงค์วีดีโอนำเสนอ	21



## ที่มาและความสำคัญ :

สล็อตแมชชีน (Slot Machine) เป็นเครื่องเล่นพนันที่ได้รับความนิยมอย่างสูง มีกลไกหลักคือวงล้อเสมอในจำนวน 3 วงขึ้นไป โดยการเล่นจะเริ่มจากการวางเดิมพัน การสั่งให้วางล้อหมุน (ด้วยการดึงคันโยกหรือกดปุ่ม) และเมื่อสัญลักษณ์บนวงล้อเรียงตัวกันตามรูปแบบที่กำหนดผู้ลงเดิมพันจะได้รับรางวัล สล็อตแมชชีนเป็นแหล่งความบันเทิงอันยอดเยี่ยมที่สร้างความสนุกสนานและความตื่นเต้นให้กับผู้เล่นและผู้ที่แสวงหาความเสี่ยงมากอย่างยาวนาน ในปัจจุบันสล็อตแมชชีนยุคใหม่ ได้รับการพัฒนาไปสู่รูปแบบที่มีความหลากหลายของธีมและรูปแบบการเล่นเป็นอย่างมาก นอกเหนือจากนี้ สล็อตแมชชีนยังได้ขยายไปสู่แพลตฟอร์มออนไลน์ (Online Slots) ในรูปแบบของซอฟต์แวร์ ทั้งเพื่อการพนันหรือเพื่อความบันเทิงในรูปแบบของเกมโซเชียล

สล็อตแมชชีนเป็นกรณีศึกษาที่ยอดเยี่ยมในการประยุกต์ใช้หลักการต่างๆ เช่น การสร้างวงจรตรรกะ (Logic Circuits) โดยใช้ภาษา VHDL (Very-High-Speed Integrated Circuit Hardware Description Language) รวมถึงการออกแบบตัวนับ (Counters) เครื่องสถานะจำกัด (Finite State Machines - FSM) เพื่อควบคุมกลไกการสุ่มและการแสดงผล ทั้งหมดนี้ยังต้องอาศัยการสื่อสารระหว่าง Field-Programmable Gate Arrays (FPGA) หรือหน่วยประมวลผลอื่นๆ เพื่อให้มั่นใจในความยุติธรรมและความแม่นยำของผลลัพธ์

## วัตถุประสงค์ :

1. เพื่อออกแบบและสร้างสล็อตแมชชีนโดยมีศูนย์กลางประมวลผลหลักจาก FPGA ให้สามารถทำงานได้จริง
2. เพื่อฝึกการออกแบบวงจรดิจิทัลทั้งแบบ combinational และ sequential circuit
3. เพื่อเรียนรู้และฝึกทักษะการสื่อสารระหว่างบอร์ด FPGA
4. เพื่อฝึกการออกแบบ Finite State Machine (FSM) เพื่อควบคุมกลไกการเล่น การสุ่มและการแสดงผล
5. เพื่อนำความรู้จากการรายวิชา Digital System Fundamentals มาประยุกต์ใช้ในงานที่มีความซับซ้อนมากยิ่งขึ้น

## ขอบเขตของโครงการ :

โครงการนี้มุ่งเน้นการออกแบบและพัฒนาระบบสล็อตแมชชีน ขนาด  $5 \times 5$  สัญลักษณ์ โดยใช้ FPGA เป็นหน่วยประมวลผลหลักในการควบคุมการทำงานของระบบทั้งหมด พร้อมทั้งมีการสื่อสารระหว่างบอร์ด FPGA จำนวน 2 บอร์ด เพื่อประสานการทำงานร่วมกันอย่างมีประสิทธิภาพ

### 1. ระบบจะประกอบไปด้วย

บอร์ดที่ 1: ทำหน้าที่ตรวจจับและประมวลผลสัญญาณอินพุตจากผู้เล่น เช่น การใส่เหรียญ เพื่อใช้เป็นสัญญาณเริ่มต้นในการเริ่มรอบการเล่นเกม เมื่อมีการใส่เหรียญเข้ามา บอร์ดนี้จะส่งข้อมูลไปยังบอร์ดหลักผ่านการสื่อสารแบบ Parallel เพื่อให้ระบบเริ่มต้นกระบวนการสุ่มและแสดงผล

บอร์ดที่ 2: ทำหน้าที่เป็นหน่วยประมวลผลหลักของระบบ โดยควบคุมกลไกการทำงานทั้งหมดของเกม ตั้งแต่การสุ่มผลลัพธ์ การตรวจสอบเพื่อพิจารณารางวัล การคำนวณจำนวนเงินรางวัล ไปจนถึงการควบคุมการแสดงผลบนจอหรืออุปกรณ์แสดงผลอื่นๆ

### 2. หลักการออกแบบวงจร

ระบบทั้งหมดถูกออกแบบโดยใช้หลักการของวงจรดิจิทัลทั้งสองประเภท ได้แก่ Combinational Circuit และ Sequential Circuit เพื่อรับการประมวลผลแบบทันทีและแบบตามลำดับ โดยมี Finite State Machine (FSM) เป็นกลไกหลักในการควบคุมลำดับการทำงานของแต่ละสถานะภายในเกม ตั้งแต่การเริ่มต้น การหมุนวงล้อ ไปจนถึงการตรวจสอบผลรางวัล

### 3. แนวทางการออกแบบและพัฒนา

การออกแบบระบบทั้งหมดอ้างอิงจากความรู้ในรายวิชา Digital System Fundamentals โดยใช้ VHDL หรือ Schematic Diagram สำหรับการออกแบบวงจร เพื่อใช้ในการทดสอบและพัฒนาโครงการ

### 4. ขอบเขตของระบบ

ระบบสล็อตแมชชีนที่พัฒนาขึ้นจะเน้นการทำงานในเชิงตรรกะของกลไกภายใน การทำงานอย่างถูกต้องตามลำดับของ FSM การสื่อสารระหว่างบอร์ด และการแสดงผลลัพธ์ของเกมอย่างถูกต้องตามสถานะ

## ประโยชน์ที่คาดว่าจะได้รับ :

1. เข้าใจการออกแบบและพัฒนาสต็อตแมชชีนมากยิ่งขึ้น
2. เสริมทักษะในการออกแบบและจำลองวงจรดิจิทัลบน FPGA
3. เรียนรู้การแสดงผลผ่าน VGA โดยใช้ FPGA และการส่งข้อมูลระหว่างบอร์ด FPGA
4. เสริมสร้างความเข้าใจในการทำงานร่วมกันเป็นทีมในงานด้านวิศวกรรม

## กระบวนการการค้นหาข้อมูล

### การกำหนดหัวข้อ

ในปัจจุบัน การพนักงานสามารถเข้าถึงได้ง่ายขึ้น อันเนื่องมาจากการที่โลกสมัยใหม่มีการเข้าถึงระบบเครือข่ายอย่างแพร่หลายมากขึ้น หนึ่งในเกมการพนันที่ได้รับความนิยมอย่าง “สล็อตแมชชีน” สามารถเข้าถึงได้ง่ายผ่านช่องทางต่าง ๆ ส่งผลให้มีผู้ใช้งานเพิ่มขึ้นและเกิดคำตามกับความโปรดปราน เช่น “สล็อตแมชชีนบนบอร์ด FPGA” พร้อมแสดงผลผ่านหน้าจอ VGA เพื่อนำความรู้ที่ได้รับจากการวิเคราะห์ มาประยุกต์ใช้จริง และจำลองพฤติกรรมการเล่นอย่างใกล้เคียงกับระบบจริงโดยศึกษาเน้นที่กลไกการสุ่มผลลัพธ์และวิธีการแสดงผล


### การสืบค้นข้อมูล

#### การแสดงผลที่หน้าจอผ่านสาย VGA

VGA (Video Graphics Array) ถูกออกแบบมาเพื่อใช้ส่งสัญญาณวิดีโอแบบอนาล็อกจากคอมพิวเตอร์ไปยังอุปกรณ์แสดงผลต่าง ๆ เช่น คอมอนิเตอร์ โปรเจกเตอร์ หรือโทรทัศน์ เพื่อให้สามารถถ่ายทอดภาพและวิดีโอด้วยร่างต่อเนื่อง พินแต่ละpinในหัวต่อ VGA จะทำหน้าที่ส่งสัญญาณภาพในรูปแบบ RGBHV ได้แก่ R (Red) สีแดง, G (Green) สีเขียว, B (Blue) สีน้ำเงิน รวมถึงสัญญาณซิงค์แนวอน (H: Horizontal Sync) และสัญญาณซิงค์แนวตั้ง (V: Vertical Sync) เมื่อคอมพิวเตอร์หรืออุปกรณ์อื่นๆ แสดงผล สัญญาณเหล่านี้จะถูกประมวลผลรวมกันจนกลายเป็นภาพที่ปรากฏบนหน้าจอ นอกจากนั้น VGA ยังกำหนดค่าต่าง ๆ ในการแสดงผล เช่น ความละเอียดและจำนวนสี โดยที่มีความละเอียดพื้นฐานที่ 640x480 พิกเซล และรองรับการแสดงสีได้สูงสุด 256 สี

โดยในการส่งสัญญาณผ่าน VGA จะมีสัญญาณหลัก 5 ชนิดที่ใช้ในการส่งข้อมูลภาพไปยังมอนิเตอร์ ซึ่งประกอบด้วยสัญญาณสี (RGB) 3 สัญญาณ และสัญญาณซิงค์ (Sync) 2 สัญญาณ


ชื่อสัญญาณ	คำอธิบาย
R (Red)	สัญญาณที่ส่งเพื่อข้อมูลสีแดงในรูปแบบ Analog โดยมีช่วงแรงดันไฟฟ้า 0V ถึง 0.7V เพื่อควบคุมความเข้มของสีแดงที่แสดงผลในมอนิเตอร์
G (Green)	สัญญาณที่ส่งข้อมูลเกี่ยวกับสีเขียวในรูปแบบ Analog โดยมีช่วงแรงดันไฟฟ้า 0V ถึง 0.7V เพื่อควบคุมความเข้มของสีเขียวที่แสดงผลในมอนิเตอร์
B (Blue)	สัญญาณที่ส่งข้อมูลเกี่ยวกับสีน้ำเงินในรูปแบบ Analog โดยมีช่วงแรงดันไฟฟ้า 0V ถึง 0.7V เพื่อควบคุมความเข้มของสีน้ำเงินที่แสดงผลในมอนิเตอร์
HSYNC (Horizontal Synchronization)	สัญญาณที่ใช้ในการซิงค์ภาพในทิศทางแนวนอน (horizontal) เพื่อให้การแสดงผลในมอนิเตอร์ถูกต้องและไม่เกิดการกระตุกของภาพ
VSYNC (Vertical Synchronization)	สัญญาณที่ใช้ในการซิงค์ภาพในทิศทางแนวตั้ง (vertical) เพื่อให้การแสดงผลในมอนิเตอร์เป็นไปอย่างมีระเบียบในการแสดงภาพทั้งหมด




## การปรับสัญญาณความถี่ของ Clock ด้วย PLL (Phase-Locked Loop)

เนื่องจากการแสดงผลภาพผ่าน VGA จำเป็นต้องใช้ Clock ที่ความถี่ 25 MHz ดังนั้นจึงจำเป็นต้องใช้ clocking wizard เพื่อปรับความถี่หรือสัญญาณ Clock จากความถี่ 20 MHz เป็น 25 MHz โดยมีขั้นตอนการทำงาน ดังนี้

- สร้าง new source ขึ้นมา




- เลือก Source Type เป็น IP (CORE Generator & Architecture Wizard) และตั้งชื่อ Source ตามที่ต้องการ



3) ทำการ Select IP เป็น Clocking Wizard




4) ทำการตั้งค่าขา Input Clock ที่รับเข้ามาให้ตรงกับที่ส่งเข้ามาซึ่งในที่นี้คือ 20MHz




5) ทำการตั้งค่าขา Output Clock ให้ตรงตามที่ต้องการจะปรับซึ่งในที่นี้คือ 25MHz และสามารถกด


Next ต่อไปจนกว่าจะลิ้นสุดและสามารถกด generate ได้เลย



6) หากสามารถ Generate ได้สำเร็จเราจะได้ตัวไฟล์ .xco มาดังรูป



7) ทำการสร้าง add copy of source ไฟล์ .xco ที่เราได้สร้างขึ้นมา ขึ้นมาเพื่อที่จะทำให้สามารถนำมาใช้ใน VHDL Module ได้



### การเลือกแหล่งข้อมูล

ข้อมูลและแนวทางปฏิบัติที่นำมาใช้ในการจัดทำโครงการนี้ได้มาจาก การสำรวจแหล่งข้อมูลออนไลน์ที่มีความน่าเชื่อถือ บทความ/เอกสารวิชาการ แนวปฏิบัติจากนักศึกษารุ่นก่อน รวมถึงเอกสารประกอบการสอนและเนื้อหาจากรายวิชา *Digital System Fundamental*

## กระบวนการออกแบบ

### อุปกรณ์ที่ใช้

FPGA Surveyor-6 XC6SLX9 2 บอร์ด

- 1 บอร์ด (FPGA For Monitor) สำหรับการควบคุมการแสดงผลบนหน้าจอ, การสุ่มและตรวจสอบสัญลักษณ์ และการส่งผลการเล่นกลับไปยังอีกบอร์ดหนึ่ง
- 1 บอร์ด (FPGA For Player) สำหรับการรับ input จากผู้เล่น และประมวลผลร่างวัลจากการเล่น

Monitor

- ใช้แสดงหน้าเกมสล็อต

VGA Cable

- ใช้สำหรับส่งข้อมูลสัญญาณภาพจาก FPGA ไปยัง Monitor

Coin Selector Module (รุ่น SG)

- ใช้สำหรับการรับเหรียญจากผู้เล่นเพื่อเริ่มเกม

Adapter DC 12V 1A

- ใช้สำหรับจ่ายไฟให้กับ Coin Selector Module


Transistor 2N2222A และตัวต้านทาน 10k และ 47k

- เพื่อแปลงสัญญาณจาก Coin Selector Module 5V ให้เป็น 3.3V เพื่อเข้า Pin I/O ของ FPGA

Push Button

- สำหรับกดเพื่อหมุนช่องสล็อต

## หลักการทำงาน



## FPGA For Player

- รับ Input การหยดเหรียญจาก Coin Selector Module เพื่อเพิ่ม Credit ใน การเล่นเกม และส่ง สัญญาณให้อีกบอร์ดหนึ่งเพื่อเริ่มเกม
- รับ Input การกด Push Button แล้วส่งไปให้กับอีกบอร์ดหนึ่งเพื่อหมุนสล็อต
- รับ ตัวคุณ Reward สำหรับคำนวนผลตอบแทนของผู้เล่นจากอีกบอร์ดหนึ่ง
- การแสดงผลผ่าน 7 Segments โดยจะแบ่งเป็น 2 สถานะ
  1. สถานะปกติ : จะแสดง Credit ที่ผู้เล่นมีสำหรับการเล่นเกม
  2. สถานะรับรางวัล : จะแสดง Reward ที่ผู้เล่นได้รับเมื่อเกมจบเป็นเวลา 5 วินาทีก่อนกลับสู่สถานะ ปกติ
- ส่งเสียง Buzzer หากผู้เล่นได้รับและไม่ได้รับ reward

## FPGA For Monitor


- ควบคุมการแสดงผลของหน้าต่างเกมผ่าน Monitor
- แสดงผลข้อความ “INSERT COIN(S) TO PLAY” บน Monitor เมื่อยังไม่มีเหรียญถูกจ่ายเข้ามา
- รับสัญญาณเหรียญที่เข้ามายังจากอีกบอร์ดหนึ่งเพื่อเริ่มเกมสล็อต
- รับสัญญาณ Push Button จากอีกบอร์ดหนึ่งเพื่อหมุนสล็อตครบทุกช่อง โดยจะแบ่งเป็น Pattern ดังนี้
  1. สัญลักษณ์เดียวกัน 3 อัน เรียงติดกันในแนวอน จะได้รับตัวคุณ Reward x2
  2. สัญลักษณ์เดียวกัน 5 อัน เรียงติดกันในแนวอน จะได้รับตัวคุณ Reward x5
  3. สัญลักษณ์เดียวกัน 5 อัน เรียงกันในแนวเฉียง จะได้รับตัวคุณ Reward x5
  4. นอกเหนือจาก 3 ข้อก่อนหน้า จะได้รับตัวคุณ Reward x0
- ส่งตัวคุณ Reward ที่ผู้เล่นได้รับกลับไปให้อีกบอร์ดหนึ่งเพื่อคำนวนรางวัลที่ผู้เล่นจะได้รับทั้งหมด
- เมื่อจบเกมหากมี Pattern Jackpot เกิดขึ้นจะทำการกระพริบที่ Pattern นั้นเป็นเวลา 5 วินาที

## Display

- แสดงหน้าต่างเครื่องสล็อตแมชชีน

## ภาพรวมของบอร์ด FPGA

### ภาพรวมวงจรของบอร์ด FPGA For Player



Top Layer (Coin\_Detector)

คำอธิบายส่วนประกอบสำคัญ :

#### Coin\_Detector

- เป็นตัวรับ Input ต่าง ๆ ของผู้เล่น และประมวลผลวัลของสล็อตแมชชีน

#### Input :


- clk : เนื่องจากมีกระบวนการที่ต้องจับเวลา จึงจำเป็นต้องทำงานภายใต้ clock ของ fpga เช่น การนับเวลาแสดงผล reward, ระยะเวลาที่ buzzer ดัง เป็นต้น
- btn : ในที่นี้หมายถึงสัญญาณหรือค่าที่ยอดเข้ามาผ่าน Coin Selector Module ซึ่งจะทำการนับ credit +1 เมื่อมีการหยุดหรือ 1 ครั้ง
- monitor\_btn : หมายถึงสัญญาณที่รับเข้ามาเมื่อผู้เล่นกด Push Button เพื่อทำการหมุนสล็อต

- reward\_ready : รับสัญญาณจากอีกบอร์ดหนึ่งว่ากำลังจะส่ง Reward มาแล้วเพื่อทำ Handshake เตรียมตัวสำหรับการรับตัวคุณ Reward
- coin\_multiply(2:0) : รับตัวคุณ Reward จากอีกบอร์ดหนึ่งเมื่อจบเกมเพื่อทำการคำนวน Reward ที่ผู้เล่นจะได้รับ โดย Reward = Credit \* Coin\_Multiply


**Output :**

- led(7:0) : ใช้สำหรับการแสดงจำนวนหรือญี่ปุ่นที่ผู้เล่นใส่เข้ามาเป็น binary เพื่อใช้ตรวจสอบความถูกต้อง กับ 7 Segments
- seven\_seg\_an : สำหรับ output กำหนด pin common ของ 7 Segments
- seven\_seg\_cat : สำหรับ output กำหนด pin a-g ของ 7 Segments เพื่อแสดงผล Credit และ Reward ของผู้เล่น
- button\_signal\_out : ส่งสัญญาณของ Push Button ที่ผู้เล่นกดเพื่อหมุนสล็อตไปยังอีกบอร์ดหนึ่ง
- buzzer\_out : ส่งเสียงออกเมื่อผู้เล่นสามารถทำ Pattern ได้ตรงตามที่กำหนดไว้ ซึ่ง เสียงของ Pattern ที่ได้รับ Reward x2 หรือ x5 กับ x0 จะต่างกัน
- debug\_reward\_ready : ใช้สำหรับตรวจสอบความถูกต้องสำหรับการทำ Handshake กับอีกบอร์ดหนึ่ง เพื่อเตรียมรับตัวคุณ reward
- first\_coin\_pulse : ส่งสัญญาณเมื่อหรือญี่ปุ่นจ่ายเข้ามาไปที่อีกบอร์ดหนึ่งเพื่อทำการเริ่มเกม

## ภาพรวมวงจรของบอร์ด FPGA For Monitor



Top Layer (top\_vga)



2nd Layer (top\_vga)

คำอธิบายส่วนประกอบสำคัญ :

1. **clk25\_gen** : เนื่องจากการแสดงผลผ่าน VGA จำเป็นต้องใช้ clock ที่ความถี่ 25MHz จึงจำเป็นต้องแปลงสัญญาณ clock 20MHz จาก FPGA เป็น 25MHz ผ่าน module ตัวนี้

**Input :**

- clk20\_in : รับสัญญาณ clock 20MHz จาก FPGA

**Output :**

- clk\_out : ออกสัญญาณ clock 25 MHz

2. **btn1** : ใช้เพื่อรับสัญญาณ Push Button ที่ส่งมาจากอีกบอร์ดหนึ่ง

**Input :**

- fpga\_btn : ใช้เพื่อทดสอบการกดปุ่มผ่านปุ่ม PB3 ของ FPGA แทนการใช้ปุ่มใหญ่ได้
- big\_btn : ใช้เพื่อรับสัญญาณการกด Push Button จากอีกบอร์ดหนึ่งที่ส่งเข้ามา

**Output :**

- o : สัญญาณของ Push Button หรือ PB3

3. **cheat\_mode1** : ใช้สำหรับการเพิ่มอัตราการเกิด Pattern ที่ได้รับ Reward

**Input :**

- sw1, sw2, sw3 : slide switch บน FPGA ทั้ง 3

**Output :**

- o : สัญญาณกำหนดเปิด/ปิด cheat mode จะเปิดหาก slide switch ข้างต้นเปิดพร้อมกันหมด

4. **debounce\_inst2** : ใช้สำหรับการรับสัญญาณหรือญเข้าที่ถูกส่งเข้ามาจากอีกบอร์ดหนึ่ง

**Input :**

- Clk : clock 25MHz ที่มาจากการ gen ของ clk25\_gen
- insert\_coin : สัญญาณหรือญเข้าที่มาจากการกดปุ่ม coin

### Output :

- o : สัญญาณหรือญเข้าเพื่อเริ่มเกมได้

5. debounce\_inst : ใช้สำหรับจับสัญญาณ Push Button ที่รับเข้ามาเพื่อหมุนสล็อต

## 6. VGA

### Input :

- btn : สัญญาณ Push Button เพื่อหมุนสล็อต
- cheat\_mode\_in : สัญญาณ เปิด/ปิด โหมดเพิ่มอัตราการเกิด Pattern ที่ได้รับ Reward โดยจะอ่านค่าแค่เฉพาะครั้งแรกที่บอร์ดเริ่มทำงาน
- clk25\_in : สัญญาณ clock 25MHz ที่แปลงออกมาจาก clk25\_gen
- insert\_coin : สัญญาณหรือญเข้าเพื่อให้สามารถเริ่มเกมได้

### Output :

- VGA : ใช้สำหรับแสดงผลจาก FPGA บน Display Monitor
- red : สัญญาณที่ส่งข้อมูลเกี่ยวกับสีแดง
- green : สัญญาณที่ส่งข้อมูลเกี่ยวกับสีเขียว
- blue : สัญญาณที่ส่งข้อมูลเกี่ยวกับสีน้ำเงิน
- hs\_out : hsync สัญญาณที่ใช้ในการซิงค์ภาพในทิศทางแนวอน
- vs\_out : vsync สัญญาณที่ใช้ในการซิงค์ภาพในทิศทางแนวตั้ง
- buzzer : ส่งเสียงเมื่อผู้เล่นทำการหมุนสล็อตแต่ละครั้ง
- ready : ใช้สำหรับส่งสัญญาณเมื่อเกมจบไปหาอีกบอร์ดหนึ่งว่ากำลังจะทำการส่งตัวคุณ Reward เพื่อทำการ Handshake เตรียมสำหรับการส่งสัญญาณต่อไป
- reward(2:0) : ตัวคุณ Reward ซึ่งแตกต่างกันไปตาม Pattern ที่กำหนดไว้ จะถูกส่งไปยังอีกบอร์ดหนึ่งเพื่อคำนวน Reward ให้ผู้เล่นต่อไป

## กระบวนการพัฒนา

### การเตรียมการต่าง ๆ ก่อนการพัฒนาโครงงาน

1. ออกรูปแบบหลักการทำงานของระบบทั้งหมด
2. ศึกษาเกี่ยวกับการทำงานของสาย VGA และ VGA Port
3. ศึกษาวิธีการเชื่อมต่อ FPGA กับ Monitor ผ่านสาย VGA
4. ศึกษาภาษา VHDL เพื่อใช้ในการพัฒนาโครงงาน
5. ศึกษาหลักการทำงานและวิธีการใช้ Coin Selector Module รวมถึงวิธีการเชื่อมต่อกับ FPGA

### ขั้นตอนการพัฒนา

หลังจากที่ได้ทำการเตรียมการในขั้นตอนก่อนหน้าเป็นที่เรียบร้อยแล้ว จะทำให้มีความรู้เพียงพอสำหรับในการพัฒนาโครงงานนี้โดยมีขั้นตอน ดังนี้

1. ต่อวงจรเชื่อมต่อ Coin Selector Module กับ FPGA (FPGA For Player) เพื่อให้สามารถส่งสัญญาณ เหรียญเข้าสู่ Pin I/O ของ FPGA (FPGA For Player) ได้
2. เชื่อมต่อสาย VGA เข้ากับ FPGA (FPGA For Monitor) โดยเชื่อมต่อเข้ากับ pin ที่ 1, 2, 3, 13, 14 ของ VGA Port ซึ่งจะเป็น Red, Green, Blue, HSYNC, VSYNC ตามลำดับ ส่วน pin ที่ 5, 6, 7, 8, 10 ของ VGA Port ให้นำไปต่อลงบน GND ของบอร์ด FPGA และนำ VGA Port อีกฝั่งต่อเข้ากับ Monitor เพื่อ ทดสอบการแสดงผล Monitor ด้วย FPGA ผ่านสาย VGA
3. ที่ FPGA For Monitor ทำการออกแบบและสร้างโปรแกรมการแสดงผลหน้าต่างสล็อตแมชชีน และ หลักการทำงานของล้อและเกม ด้วยภาษา VHDL
4. ที่ FPGA For Player ทำการออกแบบและสร้างโปรแกรมสำหรับการรับ Input จาก player และการ แสดงผลต่าง ๆ และส่งสัญญาณไปยัง FPGA อีกบอร์ดหนึ่งด้วยภาษา VHDL
5. นำ FPGA ทั้ง 2 บอร์ดเชื่อมต่อส่งข้อมูลเข้า-ออกหากันด้วยวิธีการ Parallel Communication
6. ทดสอบการทำงานของสล็อตแมชชีนเมื่อเชื่อมต่อกองค์ประกอบเข้าด้วยกันแล้ว
7. นำ FPGA 2 บอร์ด, Monitor, Push Button และ Coin Selector Module จัดวางลงในกล่องลังขนาด ใหญ่ และตกแต่งเพื่อจำลองสล็อตแมชชีนเสมือนที่มีความสมจริง นำไปใช้งานมากยิ่งขึ้น

## กระบวนการทดสอบ

1. ทดสอบการหยุดเหรียญผ่าน Coin Selector Module เพื่อเริ่มเกม โดยผู้เล่นสามารถจ่ายเหรียญกีร์รังก์ได้เพื่อเพิ่มจำนวน Credit ของตนเองก่อนเริ่มเกม
2. ทดสอบการเล่นโดยการกด Push Button ที่ต่อเอาไว้กับ FPGA For Player เพื่อทำการหมุนวงล้อ
  - โดยกด 1 ครั้งเพื่อหมุนวงล้อ และ กดอีก 1 ครั้งเพื่อหยุดการหมุน ทำขั้นตอนครบทั้ง 5 วงล้อ
  - ในระหว่างการหมุนจะมีเสียง Buzzer ดังขึ้น
3. ทดสอบการตรวจสอบ Pattern ของการเกิด Jackpot และส่ง reward ข้ามบอร์ดเพื่อทำการคำนวณ
 

รางวัล

  - เมื่อผู้เล่นหมุนวงล้อครบทั้ง 5 วง ระบบจะทำการตรวจสอบ ดังนี้
    - 1) หากมีสัญลักษณ์เดียวกัน 3 อัน เรียงติดกันในแนวนอน จะได้รับตัวคูณ Reward x2
    - 2) หากมีสัญลักษณ์เดียวกัน 5 อัน เรียงติดกันในแนวนอน จะได้รับตัวคูณ Reward x5
    - 3) หากมีสัญลักษณ์เดียวกัน 5 อัน เรียงติดกันในแนวเนี้ยง จะได้รับตัวคูณ Reward x5
    - 4) หากนอกเหนือจาก 3 ข้อ ข้างต้น จะได้รับตัวคูณ Reward x0
  - เมื่อระบบค้นพบ Pattern ที่ถูกต้องจะทำการกรีบสีเหลืองที่ Pattern นั้นเป็นเวลา 5 วินาที
4. ทดสอบการคำนวณและแสดงผล Reward ที่ผู้เล่นได้รับ
  - Reward ที่ผู้เล่นได้จะได้รับจะคำนวณจาก Credits ที่ผู้เล่นมีจากการหยุดเหรียญ คูณกับ ตัวคูณ Reward ที่ได้รับมากจากอีกบอร์ดหนึ่ง และแสดงผลการคำนวณออกทาง 7 Segments เป็นเวลา 5 วินาที
  - ในขณะที่มีการแสดงผล Reward จะมีเสียง Buzzer ดังขึ้น ซึ่งเสียง Buzzer จะแตกต่างกันตาม ตัวคูณ Reward ที่ได้รับมา
5. ทดสอบการจบเกม และเริ่มเกมใหม่
  - เมื่อระบบทำการแสดงผล Reward ครบ 5 วินาทีแล้ว ระบบจะทำการ reset credit ของผู้เล่น และแสดงผลขึ้นบนหน้าจอว่า “INSERT COIN(S) TO PLAY” เพื่อรอการจ่ายเหรียญใหม่เพื่อเริ่มเกมอีกครั้ง

## ปัญหาที่พบเจอะระหว่างการทำโครงงาน

1. เนื่องจากบอร์ด FPGA ไม่สามารถรับสัญญาณที่แรงดันไฟฟ้าเกิน 3.3 V ได้ ทำให้เกิดปัญหาในการรับสัญญาณจาก Coin Selector Motor ซึ่งมีแรงกัน 5 V ได้  
วิธีการแก้ปัญหา : ใช้ Transistor(2N2222A) ในการทำ Level Shifter โดยการทำจรแบบ Open-Collector และใช้ pull-up ไปที่ 3.3 V เพื่อให้สัญญาณขาเข้า FPGA ไม่เกิน 3.3 V
2. ในช่วงแรกของการออกแบบโครงงานมีการวางแผนในการระบบจ่ายรางวัลคืนให้กับผู้เล่นหากได้รับ Reward แต่เนื่องจากการ DIY Crank and Pusher ด้วยวัสดุที่สามารถหาได้ไม่สามารถทำให้ใช้งานได้จริง จึงมีความจำเป็นต้องตัดส่วนของระบบจ่ายรางวัลคืนออกจากโครงงาน
3. การส่งสัญญาณระหว่าง FPGA หากเป็นการส่ง pulse ที่มีระยะเวลาสั้นมากๆ จะทำให้เกิดความสับสนจากสัญญาณรบกวนหรือการสั่นของสัญญาณได้  
วิธีการแก้ปัญหา : ทำการเขียนโปรแกรมเพื่อทำการ Debounce ขณะรับสัญญาณนั้นๆ

รูปภาพโครงการ Spin to Win



ลิงค์วีดีโอนำเสนอ

<https://www.youtube.com/watch?v=kLzNHlMK-ao>



## Project File

[https://drive.google.com/drive/folders/1yVhzyVmmyxzVRiZuaON3lL6xgs\\_wg0uW?usp=sharing](https://drive.google.com/drive/folders/1yVhzyVmmyxzVRiZuaON3lL6xgs_wg0uW?usp=sharing)

