

دانشكده مهندسي برق

درس ساختار کامپیوتر و ریزپردازنده و آزمایشگاه (۲۵۷۵۴)

پیادهسازی پردازنده MIPS به صورت

در این پروژه شما بایستی دستورالعملهای پردازنده MIPS را به صورت Single Cycle پیادهسازی کنید. این دستورات جهت یادآوری عبارتند از:

R format: add, sub, addu, subu, and, or, xor, nor, slt, sltu

I format: addi, addiu, slti, sltiu, andi, ori, xori, lui, beq, bne, lw, sw
در پیاده سازی خود به نکات زیر توجه کنید:

- از Exception مربوط به دستورات addi ،add و sub صرفنظر کنید.
- تمامی بلوکهای بکار رفته در مدار خود را بدون تاخیر در نظر بگیرید.
- کد وریلاگ عناصر اصلی (Building Blocks) همراه دستور آزمایش میباشند، لازم است از آنها استفاده کنید و به هیچ وجه اجازه ی تغییر آنها را ندارید.
 - دو سری تستبنچ ساده و پیشرفته را برروی کد طراحی شده اجرا و نتایج را راستی آزمایی کنید.

راستی آزمایی اولیه (basic) کد وریلاگ

جهت تسهیل در رفع اشکال کد وریلاگ طراحی شده در این آزمایش ،یک تست بنچ به نام basic.hex در اختیار شما قرار داده است.

این کد اکثر دستورات مد نظر را تست می کند و شما با توجه به خروجی آن به راحتی می توانید دستوری که صحیح اجرا نمی شود را پیدا کنید. برای قابل تست بودن، اولین دستوری که بررسی می شود دستور SW است و بقیه دستورات توسط این دستور تست می شوند. خروجی تستبنچ باید به صورت زیر باشد:

0x000000000x00001111 0×00002222 0x00004444 0×00003333 0x00001111 0×00005555 0x00007777 0×00005555 0×00000001 0x0000001 0x000000000x0000001 0xxxxxxxx0x00007777 0x00007777 0xffffffff 0xxxxxxxx0x00007777 0x00007777 0xFFFFFFFF

با توجه به فایل basic.cod به راحتی می توان محل وقوع خطا را مشخص کرد.

راستی آزمایی اصلی کد وریلاگ

عملکرد پردازنده ی طراحی شده توسط شما با برنامه ی مفصل isort راستی آزمایی می شود. این برنامه ابتدا تعدای عدد تولید و سپس آنها را سورت می کند. تست بنچ به همراه کدهای اسمبلی این برنامه همراه دستور کار در اختیار شما قرار گرفته است.

نکتهی بسیار مهم آنکه زمان شبیهسازی این تست بنچ بایستی ۲۵۸٬۳۵۰ نانو ثانیه باشد. زمان بیشتر به معنای اشتباه در پیادهسازی است.