DANH SÁCH BÀI TẬP THIẾT KẾ TỔNG HỢP

Lưu ý: Sinh viên **dân sự** phải nộp file zip dạng Tên_Mã_SV.zip chứa toàn bộ phần mã nguồn và project mô phỏng nếu làm trên Xilinx ISE hoặc kèm theo file kịch bản run.do nếu mô phỏng trên Modelsim, hoặc nén toàn bộ project trên ISE. Hạn nộp bài xem trên http://hoctructuyen.mta.edu.vn/course/

Clk, Reset Thiết kế khối cộng 2Nbit thực hiện cộng tuần tự 2 2N bit một lần và chỉ dùng 2 Full Cout adders. Phép cộng hoàn thành sau N xung nhịp, kết 2N Serial-bit adder -Sum quả sẽ báo cùng xung Valid, Cin Validnếu Valid=1 thì kết quả đầu ra Load là đúng. Clk, Reset Thiết kế module kiểm 2. tra tự động khối cộng thực Cout hiện ở bài số 1. Khối cộng tiêu 2N Serial-bit adder -Sum chuẩn được thực hiện bằng Valid thiết kế sử dụng toán tử (S=A+B). Quá trình kiểm tra là Clk, Reset tự động, kết quả log ra một file text và phải quét toàn bộ Cout các trường hợp đầu vào. Đo A+B (ETALON) số thời gian chạy với N=4 và Cin Valid tính toán lý thuyết thời gian Load cần thiết cho kiểm tra với N=16, 32.