

หน้า 1 / 10

ภาควิชาวิศ	ชวกรรมไฟฟ้าแ <i>ล</i>	าะคอมพิวเตอ	าร์	ภาคการศึกษาที่	ปีการศึกษา 2564
รหัสวิชา	010113026	ชื่อวิชา	Digital Laboratory	ตอนเรียน 7	หมายเลขโต๊ะ,
รหัสนักศึก	ษา 6201 (<u>)</u> ૧૧૯૨૫૧		พนริสาน	สุขสมบุงณ์
					ุ่า บ ที่

การทดลองที่ 4

Combinational-Circuit Building Block

<u>วัตถุประสงค์</u>

- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกทได้
- 2. เพื่อให้เข้าใจวิธีการสร้างอุปกรณ์ที่ซับซ้อน โดยอาศัยการต่อวงจรด้วยเกทพื้นฐาน
- 3. เพื่อให้เข้าใจคุณลักษณะพื้นฐานของ มัลติเพล็กเซอร์ ดีมัลติเพล็กเซอร์
- 4. เพื่อให้เข้าใจคุณลักษณะพื้นฐานของ เอ็นโค้ดเดอร์ ดีโค้ดเดอร์
- 5. เพื่อให้เข้าใจหลักการทำงานของตัวเปรียบ 4-bit Comparator

เครื่องมือและอุปกรณ์

1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.0 (Student Edition) ขึ้นไป

การทดลองตอนที่ 1 หลักการทำงานของมัลติเพล็กเซอร์ 4-to-1 Multiplexer

คำแนะนำ: ในการทดลองนี้ จะเป็นมีรูปแบบ เป็นการสร้างโปรเจคที่ใหม่ขึ้นมาท่อทุ้มคลุมโปรเจคเก่า ไว้เป็นขั้นๆ เช่นในข้อ 1-3 เราจะสร้างอุปกรณ์ชื่อ MUX4to1 ขึ้นมา

คำสั่งการทดลอง


- 1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานขึ้นใหม่เพื่อเก็บงานที่จะทด ลองในการทดลองนี้ชื่อ "Lab04Combicc"จากนั้นให้สร้างโปรเจค ชื่อ "Mux4to1" ขึ้นมา ดังรูปที่ 1 ให้ใช้ชิพ EP3C10E144C8
- ชื่อ "Mux4to1" ขึ้นมา ดังรูปที่ 1 ให้ใช้ชีพ EP3C10E14

 2. เขียนวงจรมัลติเพล็กเซอร์ขนาด 4-to-1
 - ทำการคอมไพล์วงจรให้เรียบร้อย
 - สร้าง symbol ของวงจร โดยไปที่เมนู

ดังรูปที่ 2 ด้วย Graphic Editor Tool

File >> create/update

>> Create symbol file for current file



รปที่ 1

3. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram)

ตั้งค่า End Time = 1.0 us และ Grid Size = 1 ns (ดูในเมนู Edit >> End time)

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

ปรับปรุง มิ.ย. 2559 โดย อ.วัชระ ภัคมาตร์ 010113026 Digital Laboratory

รูปที่ 2

C:\altera\80\guartus\LabDigit\Lab04Combi

hat is the name of this project?



หน้า 2 / 10

4. กำหนดสัญญาณอินพุท w0, w1, w2 และ w3 ให้มีรูปคลื่นเป็นแบบสัญญาณนาฬิกา โดยสัญญาณและเลือกที่ แถบเครื่องมือสร้างรูปคลื่น ดังรูปที่ 3a จากนั้นกำหนดค่าต่างๆตามรูปที่ 3b, 3c, 3d, และ 3e ตามลำดับ

ค่าพารามิเตอร์ของ w0 End time: 0.25 OK Cancel










รูปที่ 3b

รูปที่ 3c

- 5. กำหนดของ s0 และ s1 ให้มีรูปคลื่นแบบนาฬิกาดังรูปที่ 4
 - s0 : Period = 500 ns s1 : Period 1000 ns
- 6. จำลองการทำงานในโหมด Functional บันทึกผลในกราฟรูปที่ 4

บันทึกผลการทดลอง



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




หน้า 3 / 10

การทดลองตอนที่ 2 หลักการทำงานของ 2-to-4 Decoder

- 7. ให้ปิดโปรเจคเดิม
- 8. สร้างโปรเจคใหม่ชื่อ "2to4Decoder" โดย**เก็บไว้ในโฟลเดอร์เดิม**(ข้อที่ 1-6) ใช้ชิพ EP3C10E144C8
- 9. ใช้ Graphic Editor Tool เขียนวงจรดีโค๊ดเดอร์ขนาด 2-to-4 ดังรูปที่ 5 เก็บไว้ในไฟล์ชื่อเดียวกันกับโปรเจค แล้วทำการคอมไพล์ให้เรียบร้อย
- 10. สร้าง symbol file ของวงจร

File >> create/update

>> Create symbol file for current file



รูปที่ 5

- 11.สร้างไฟล์แสดงแผนภาพทางเวลา กำหนดค่าของพารามิเตอร์แสดงผลจำลองการทำงานโดยให้มีค่าดังนี้
 - (ดูที่เมนู Edit >> Grid size) - End Time = 500 ns Grid Size = 1 ns
 - กำหนดสัญญาณอินพุท En, w0 และ w1 ให้มีรูปคลื่นดังในรูปที่ 6 โดย


En กำหนดให้ Start time = 10 ns , Period = 400 ns Duty Cycle[%] = 50

w1 กำหนดให้ Start time = 0 ps , Period = 200 ns Duty Cycle[%] = 50

w0 กำหนดให้ Start time = 0 ps , Period = 100 ns Duty Cycle[%] = 50

12. ให้ทำการจำลองการทำงานโหมด Functional mode บันทึกผลลงในกราฟรูปที่ 6

บันทึกผลการทดลอง



เมื่อ w1= '0' w0= '1' สัญญาณู่ ู่ เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว)

เมื่อ w1= '1' w0= '0' สัญญาณ ..<mark>ฟ2</mark>... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว)

เมื่อ w1= '1' w0= '1' สัญญาณ ...<mark>) วี</mark>... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว)

สมการของเอ้าท์พุท = $y_0 = w_1 w_0 em$ $y_2 = w_1 w_0 em$ $y_3 = w_1 w_0 em$

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 4 / 10

ขาสัญญาณ w1 w0 ของอุปกรณ์ที่ชื่อ 2to4Decode มีหน้าที่อะไร เป็นชาวกำหนดค่า Output ก็ <u>คุณ แลดงผล ริง จะมีคา Output โด้เพียงศ</u>น ส่อว

ให้อธิบายหลักการทำงานของอุปกรณ์ที่ชื่อ 2to4Decode ที่ Input ฟ ฟ ฟ เป็นตัวกิเนนศ คา Output ที่ต่องในแสดงผล และท En เช่ง Enable เป็นตัวกินนดาวกับ านช่วววาวรั้ง โดยที่ output จะแสดง ผลใส่ เพียง 1 เสียว ใม่สามารถแสดงผลพร้อมกันได้

จากผลการทดลองในรูปที่ 6 ให้เขียนตารางความจริง


En	w1	w0	у0	y1	y2	y3
1	0	0	1	0	0	0
1	0			٦	0	0
1	1		0	0	1	0
1	1	1	0	0	O	1
0	х	х	0	0	0	\circ

ลายเซ็นอาจารย์ผู้ควบคุม/...... /...../.....

การทดลองตอนที่ 3 หลักการทำงานของ 1-to-4 Demultiplexer

- 13. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 7 12 ก่อนที่จะทำการทดลองต่อไป
- 14. สร้างโปรเจคชื่อ "1to4Demux" ขึ้นมาใหม่โดย<u>ให้เก็บไว้ในโฟลเดอร์เดิม</u>

ให้ใช้ชิพ EP3C10E144C8 จากนั้นเขียน วงจรดีมัลติเพล็กเซอร์ 1-to-4 ในรูปที่ 7 เก็บไว้ในไฟล์ชื่อเดียวกันกับชื่อโปรเจค




- 15. ทำการคอมไพล์ พร้อมสร้าง symbol file File >> create/update
 - >> Create symbol file for current file
- 16. สร้างไฟล์แสดงแผนภาพทางเวลาของของสัญญาณ โดยให้ s1 s0 และ en มีรูปคลื่นดังรูปที่ 8 จำลองการทำงานในโหมด Functional mode บันทึกผลการทำงานลงในกราฟรูปที่ 8

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 5 / 10

บันทึกผลการทดลอง



หมายเหต : x เป็นสัญญาณแบบรายคาบ Period=50 ns, duty cycle=25%

รปที่ 8

ถ้าสัญญาณขา en = '1' และ

s1= '1' s0= '1' สัญญาณจากอินพุทถูกเลือกให้ไปที่ขาเอ้าท์พุทชื่อ ไม่ (มีเพียงขาเดียวจากที่มี4ขา) ถ้าสัญญาณขา en = '0' มีสัญญาณอินพุทไปปรากฏที่เอ้าท์พุทหรือไม่ เพราะเหตุใด เพราะ en พอย emable เป็น ขาที่ กานนอากราก อานุขอ วจจรัน พรอ เพราะ สิจิตห์ใฟ พุก อิด (m = " o ") จอจรร์ จะ ใน ชางาง


ขาสัญญาณ s1 s0 อุปกรณ์ที่ชื่อ **1to4Demux** มีหน้าที่อะไร **มีนทั่งกำหนน**ด์ โทคนุ ที่ พื่อจุ การใช่ แลด งูผล ที่ out put

ขาสัญญาณ en มีหน้าที่อะไร..... เป็น สวิยาช์ กินนิย การที่เขานายง วา ลิรั

ลายเซ็นอาจารย์ผู้ควบคุม....../....../....../

การทดลองตอนที่ 4 หลักการทำงานของ 4-to-2 Priority Encoder

- 17. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอน ที่ 13 - 16 ก่อนที่จะทำการทดลองต่อไป
- 18. สร้างโปรเจคชื่อ "4to2PrioEncode" ขึ้นมาใหม่โดย**ให้เก็บไว้ในโฟลเดอร์เดิม** เขียนวงจรในรูปที่ 9 บันทึกในไฟล์ชื่อ เดียวกันกับโปรเจค ทำการคอมไพล์ ให้เรียบร้อย



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 6 / 10

19. สร้าง symbol file เตรียมไว้ใช้งานขั้นต่อไป

File >> create/update >> Create symbol file for current file

20. สร้างไฟล์แสดงแผนภาพทางเวลาของของสัญญาณ โดยให้ w3 w2 w1 w0 มีรูปคลื่นดังรูปที่ 10 จำลองการทำงานในโหมด Functional mode บันทึกผลลงในกราฟรูปที่ 10

บันทึกผลการทดลอง

			0 ps	40.0 ns	80.0 ns	120.0 ns	160.0 ns		200.0 ns	240.0 ns	280,0 ns	320,0 ns	360,0 ns	400,0 ns	440,0 ns	480,0 ns
	Name	Value at 0 ps	0 ps		+100		+150.0 ns		+200.0 ns			-	+350.0 ns			
₽ 0	w3	U O														
<u>⊪</u> 1	w2	U O														
₽ 2	w1	U O	L													
■ 3	w0	U O	L													
 4	y1	U O	L					П								
⊚ 5	y0	UO	L													
6	Z	U O	L													

เมื่อ w3=' <mark>0</mark> ',w2=' <mark>0</mark> ',w1=' <mark>0</mark> ',w0=' <mark>0</mark> ' ได้เอ้าท์พุท z = y1= y0= ค่าเลขฐานสิบของ y ₁ y ₀ =
เมื่อ $w3={}^{\bullet}0{}^{\circ}, w2={}^{\bullet}0{}^{\circ}, w1={}^{\bullet}0{}^{\circ}, w0={}^{\bullet}1{}^{\circ}$ ได้เอ้าท์พุท $z=$ $y1=$ $y0=$ ค่าเลขฐานสิบของ $y_1y_0=$
เมื่อ $w3={}^{\bullet}0', w2={}^{\bullet}0', w1={}^{\bullet}1', w0={}^{\bullet}1'$ ได้เอ้าท์พุท $z=$ $y1=$ $y0=$ ค่าเลขฐานสิบของ $y_1y_0=$
เมื่อ $w3={}^{\bf '0'}, w2={}^{\bf '1'}, w1={}^{\bf '1'}, w0={}^{\bf '1'}$ ได้เอ้าท์พุท $z=$ $y1=$ $y0=$ ค่าเลขฐานสิบของ $y_1y_0=$
เมื่อ w3='1',w2='1',w1='1',w0='1' ได้เอ้าท์พุท z = y1= y0= ค่าเลขฐานสิบของ $y_1y_0=$ ค่าของ z จะเป็น '1' เมื่อ มี โท เบ็น ทาใด ตัว เน็ม เชื่อ มีการ์ น้ำ"
ค่าของ z จะเป็น '1' เมื่อ มี Input ตัวใดตัว นนึ้ง หว้อมากาว มีคาลอจิก เป็น "1"
เป็น 'o' เมื่อ my Input มีศาลอจิกเป็น"O"

ให้เปรียบเทียบทั้ง 4 กรณีข้างต้นที่มี่ค่าของ z = '1'

 y_1y_0 (มีค่าเลขฐานสิบ) = 0 เมื่อมีอินพุทเข้าที่ขา w_0 y_1y_0 (มีค่าเลขฐานสิบ) = 1 เมื่อมีอินพุทเข้าที่ขา w_1 y_1y_0 (มีค่าเลขฐานสิบ) = 2 เมื่อมีอินพุทเข้าที่ขา w_2

 y_1y_0 (มีค่าเลขฐานสิบ) = 3 เมื่อมีอินพุทเข้าที่ขา $\mathbf{W}_{\mathbf{3}}$

ระหว่างอินพุทขา w3, w2, w1, w0 ขาอินพุทใดที่มีความ**สำคัญมากที่สุด** พื_{่อ}ขาอินพุทใดที่มีความ**สำคัญน้อยที่สุด** พื_{่อ}

ให้อธิบายหลักการทำงานของอุปกรณ์ Priority Encoder เป็นงางไร้เข้ารันส์ ที่จะจัดสิเดียความ สำคัญช่ว Input ที่ เราข้อน ค่า โดย Output จะแสดงผล ตาม สำลับความ สำคัญ ของ Input เช่นเดียวกัน โดย ที่ Input กับความสำคัญภาพฤดจะเพิ่นติดาแล้นผิด

การทดลองตอนที่ 5 หลักการทำงานของ 4-bit Comparator Circuit


- 21. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 17 20 ก่อนที่จะทำการทดลองต่อไป
- 22. สร้างโปรเจคชื่อ "4BitComparator" ขึ้นมาใหม่โดย<u>ให้เก็บไว้ในโฟลเดอร์เดิม</u>

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 7 / 10

- 23. สร้างไฟล์ใหม่ขึ้นมาให้มีชื่อเดียวกันกับโปรเจคเพื่อเขียนวงจรในรูปที่ 11
- 24. คอมไพล์และสร้าง symbol file ของวงจรก่อนทำการทดลองขั้นต่อไป




- 25. สร้างไฟล์แสดงแผนภาพทางเวลาดังรูปที่ 12 โดยให้ดำเนินการตามขั้นตอนต่อไปนี้
 - a) กำหนดค่าของพารามิเตอร์สำหรับแสดงผลจำลองการทำงานโดยให้มีค่าดังนี้

End Time = 1.0 us Grid Size = 1 ns

- b) จัดกลุ่มให้แสดงผลเป็นแบบ Hexadecimal โดย
 - a3, a2, a1, a0 จัดเข้าเป็นกลุ่ม A ให้มีค่าเป็นแบบเลขนับ (Count value, ดูวิธีทำในหน้าถัดไป) เริ่มนับจาก 0 เพิ่มขึ้นครั้งละ 4 ทุกๆ 100 ns
 - b3, b2, b1, b0 จัดเข้าเป็นกลุ่ม B ให้มีค่าเป็นแบบเลขนับ (Count value) เริ่มนับจาก 0 เพิ่มขึ้นครั้งละ 1 ทุกๆ 100 ns
- 26. จำลองการทำงานในโหมด Functional mode และบันทึกผลที่ได้ลงในรูปที่ 12

บันทึกผลการทดลอง



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 8 / 10

AgtB	จะมีสถานะลอจิกเป็น "1"	เมื่อ A มีคุณกกว่า B	
3	จะมีสถานะลอจิกเป็น "0"	มื่อ A มีค่าห้อบกว่า B	
		 กายเซ็นอาจารย์ผู้ควบคม//	

วิธีการสร้างสัญญาณแบบระบบเลขนับ (Count value) ตามการทดลองข้อ 25

- 1) ใช้เม้าส์เลือกสัญญาณที่ต้องการ เช่นสัญญาณ A จะปรากฏแถบสีน้ำเงิน ขึ้นที่รูปกราฟของสัญญาณนั้นๆ
- 2) จากนั้นใช้เม้าส์คลิ๊กที่แถบเครื่องมือแบบ Count ดังในรูปที่ 13
- 3) จะปรากฏเมนูให้ตั้งค่า สำหรับสัญญาณในรูปที่ 12 ให้กำหนดค่าต่างๆ ดังนี้


สัญญาณอินพุท A

ที่แทป Counting ให้ Start value: 0 , Increment by: 4 ที่แทป Timing ให้ Period: 50 ns

สัญญาณอินพุท B

ที่แทป <mark>Counting</mark> ให้ Start value: <mark>0</mark> , Increment by: **1**

ทีแทป Timing ให้ Period: 50 ns



การทดลองตอนที่ 6 ภาษา VHDL ของอุปกรณ์ที่มีฟังก์ชั่นการทำงานซับซ้อน

- 27. ให้เขียนภาษา VHDL ดังในรูปที่ 14 -18
 - a) ให้สร้างโปรเจคขึ้นใหม่ สำหรับเก็บงาน Designed ของแต่ละรูป และเก็บไฟล์ไว้ในโฟลเดอร์เดิม ไฟล์เก็บชิ้นงาน (Designed file) ให้ใช้ชื่อ *****.VHD (***** ดูคำอธิบายของในแต่ละรูป)
 - b) คอมไพล์และจำลองการทำงานในโหมด Functional เปรียบเทียบกับผลที่ได้จากการออกแบบโดยใช้เกท พื้นฐาน

```
1 -- VHDL code for a 4-to-1 multiplexer.
 3 LIBRARY ieee ;
 4 USE ieee.std logic 1164.all;
 6 =ENTITY Multiplex4t1 IS
 7 = PORT ( w0, w1, w2, w3 : IN STD_LOGIC ;
      s : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
f : OUT STD_LOGIC );
10 END Multiplex4t1 ;
11
                                                     ชื่ออุปกรณ์ : 4-to-1 Multiplexer
12 =ARCHITECTURE Behavior OF Multiplex4t1 IS
13 = BEGIN
                                                     ชื่อโปรเจค : Multiplex4t1
       WITH s SELECT
14
           f <= w0 WHEN "00",
                                                             : Multiplex4t1.vhd
                      w1 WHEN "01" ,
                                                     ให้เปรียบเทียบผลการจำลองกับรูปที่ 4
                      w2 WHEN "10",
17
                      w3 WHEN OTHERS ;
                                                                            รูปที่ 14
19 END Behavior ;
```

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโบโลยีพระจอมเกล้าพระนครเหนือ



```
--VHDL code for a 2-to-4 binary decoder
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 = ENTITY decoder2t4 IS
     PORT ( w : IN STD LOGIC VECTOR(1 DOWNTO 0);
              En : IN STD_LOGIC ;
 9
              y : OUT STD LOGIC VECTOR(0 TO 3) );
10
       END decoder2t4:
11
12 = ARCHITECTURE Behavior OF decoder2t4 IS
13
       SIGNAL Enw : STD LOGIC VECTOR(2 DOWNTO 0) ;
14 =
        BEGIN
          Enw <= En & w ;
15
           WITH Enw SELECT
                        "1000" WHEN "100",
"0100" WHEN "101",
17
               у <=
18
                        "0010" WHEN "110" ,
19
                        "0001" WHEN "111" .
20
                         "0000" WHEN OTHERS;
21
22
        END Behavior :
```

ชื่ออุปกรณ์ : 2-to-4 Binary Decoder

ชื่อโปรเจค: decoder2t4

ชื่อไฟล์ : decoder2t4.vhd

ให้เปรียบเทียบผลการจำลองกับรูปที่ 6

รูปที่ 15

```
--VHDL code for a Demultiplexer 1-to-4
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 ENTITY demultiplex1t4 IS
7 PORT ( x : IN STD_LOGIC; 8 : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
               y0, y1 : OUT
                                 STD_LOGIC;
STD_LOGIC);
 9
                y2, y3 : OUT
10
       END demultiplex1t4;
11
                                                              ชื่ออุปกรณ์ : 1-to-4 Demultiplexer
12
13 *ARCHITECTURE Behavior OF demultiplex1t4 IS
                                                              ชื่อโปรเจค: demultiplex1t4
14 BEGIN
15
            y0 <= x WHEN s="00" ELSE '0';
            y1 <= x WHEN s="01" ELSE '0';
y2 <= x WHEN s="10" ELSE '0';
y3 <= x WHEN s="11" ELSE '0';
                                                              ชื่อไฟล์ : demultiplex1t4.vhd
16
17
                                                              ให้เปรียบเทียบผลการจำลองกับรูปที่ 8
1.8
19
        END Behavior ;
```


รูปที่ 16

```
1 --VHDL code for a priority encoder
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 =ENTITY priority IS
 7 =
     PORT ( w : IN STD LOGIC VECTOR(3 DOWNTO 0) ;
               y : OUT STD LOGIC VECTOR(1 DOWNTO 0) ;
 9
               z : OUT STD LOGIC ) ;
10
       END priority ;
11
12 = ARCHITECTURE Behavior OF priority IS
                                                      ชื่ออุปกรณ์ : 4-to-2 Priority Encoder
13 =
     BEGIN
                    "11" WHEN w(3) = '1' ELSE
                                                      ชื่อโปรเจค : priority
1.4
15
                    "10" WHEN w(2) = '1' ELSE
                                                      ชื่อไฟล์ : priority.vhd
                     "01" WHEN w(1) = '1' ELSE
                     "00";
17
                                                      ให้เปรียบเทียบผลการจำลองกับรูปที่ 10
1.8
            z \le "0" WHEN w = "0000" ELSE '1';
19
                                                                              รูปที่ 17
20
       END Behavior;
```

mrnaลองที่ 6 VHDL ของอุปกรณ์ที่มี function กรากงาน ซึ่งซื้อน 4-to-1 Multiplexer --VHDL code for a 4-to-1 multiplexer LIBRARY ieee ; USE ieee.std_logic_1164.all ; ■ENTITY Multiplex4tl IS PORT (w0, w1, w2, w3 : IN STD_LOGIC ; S : IN STD_LOGIC_VECTOR(1 DOWNTO 0) ; F : OUT STD_LOGIC) ; END Multiplex4tl ; 11 12 13 14 ■ ARCHITECTURE Behavoir OF Multiplex4tl IS f <= w0 WHEN "00" , w1 WHEN "01" , w2 WHEN "10" , 15 16 END Behavior ; Timing Diagram 64.0 ns 320,0 ns 384,0 ns 448,0 ns 0 ps Value at +250.0 ns +500.0 ns +750.0 ns 0 ps H O H 0 H O w1 w0 H 0 H₀ S[0] H₀ H₀ 2-to-4 Binary Decoder --VHDL code for a 2-to-4 binary decode USE ieee.std_logic_ll64.all ; DENTITY decoder2t4 IS PORT (w : IN STD_LOGIC_VECTOR(1 DOWNTO 0) ; En : IN STD_LOGIC ; y : OUT STD_LOGIC_VECTOR(0 TO 3)) ; ■ ARCHITECTURE behavior OF decoder2t4 IS SIGNAL Enw : STD_LOGIC_VECTOR(2 DOWNTO 0) ; BEGIN Enw <= En & w ; ENW (= En & W; WITH ENW SELECT y <= "1000" WHEN "100", "0100" WHEN "101", "0001" WHEN "111", "0001" WHEN "111", "0000" WHEN OTHERS; END behavior : Timing diagram 32.0 ns 64.0 ns 160,0 ns Value at Name +410.0 ns +210.0 ns 0 ps En H0 H O w[0] w[1] H O H₀ H0 y[1] y[2] H₀ H₀

6.3 1-to-4 Demultiplexer

Timing Diagram



6.4 A-to-2 Priority Encoder

```
--VHDL code for a priority encoder

LIBRARY ieee;
USE ieee.std_logic_l164.all;

PORT (w: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
y: OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
z: OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
END priority;


ARCHITECTURE behavior OF priority IS
BEGIN
y <= "11" WHEN w(3) = '1' ELSE
"10" WHEN w(2) = '1' ELSE
"10" WHEN w(1) = '1' ELSE
"00";
z <= '0' WHEN w="0000" ELSE '1';
END behavior;
```

Timing Diagram

	Value at	0 ps	40.0 ns	80.0 ns	120,0 ns	160,0 ns	200,0 ns	240,0 ns	280,0 ns	320,0 ns	360,0 ns	400,0 ns	440.0 ns	480.0 ns
Name		0 ps	+50.0 ns	+100.0	ns	+150.0 ns	+200.0 ns							
w[3]	Н0													
w[2]	Н0													
w[1]	H 0													
w[0]	Н0													
y[1]	H 0													
y[0]	Н0													
Z	H 0													

0.5 4-Bit Comparator

Timing Diagram





หน้า 10 / 10

```
VHDL code for a four-bit comparator (unsigned)
 3 LIBRARY ieee;
 4 USE ieee.std_logic_1164.all;
 5 USE ieee.std_logic_unsigned.all;
 7 =ENTITY compare IS
8 = PORT (A, B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
9 AeqB : OUT STD_LOGIC;
10 AgtB : OUT STD_LOGIC;
11 AltB : OUT STD_LOGIC);
10
                                                               ชื่ออุปกรณ์ : 4-bit Comparator
11
       END compare ;
12
                                                                ชื่อโปรเจค : compare
13
14 *ARCHITECTURE Behavior OF compare IS
                                                               ชื่อไฟล์ : compare.vhd
15 = BEGIN
        AeqB <= '1' WHEN A = B ELSE '0';
16
                                                               ให้เปรียบเทียบผลการจำลองกับรูปที่ 12
     AgtB <= '1' WHEN A > B ELSE '0';
AltB <= '1' WHEN A < B ELSE '0';
17
18
19 END Behavior ;
                                                                                              รูปที่ 18
```

บันทึกของอาจารย์ผู้ควบคุม

	9		
โปรแกรม VHDL	ชื่ออุปกรณ์ที่ออกแบบ	ผลการทดลอง (ผ่าน/ไม่ผ่าน)	ลายเซ็นอาจารย์ผู้ควบคุม
รูปที่ 14 เทียบกับรูปที่ 4			
รูปที่ 15 เทียบกับรูปที่ 6			
รูปที่ 16 เทียบกับรูปที่ 8			
รูปที่ 17 เทียบกับรูปที่ 10			
รูปที่ 18 เทียบกับรูปที่ 12			

งานมอบหมายท้ายการทดลอง

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดแนบท้ายเอกสารการทดลองส่งคราวถัดไป)

- 1. ให้ทำรายงานสรุป เปรียบเทียบการออกแบบสร้างอุปกรณ์ดิจิทัลที่ใช้ในการทดลอง ระหว่างวิธีสร้างด้วย อุปกรณ์ลอจิกเกท และวิธีสร้างด้วยภาษา VHDL ดังนี้
 - a) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Multiplexer
 - b) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Decoder
 - c) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Demultiplexer
 - d) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Encoder
 - e) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Priority Encoder
 - f) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Comparator

6201011631188 Sec. 7 (CSP)

บับเรา เสาใจก

งานมอบหมายท้ายการทดลอง

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดแนบท้ายเอกสารการทดลองส่งคราวถัดไป)

- 1. ให้ทำรายงานสรุป เปรียบเทียบการออกแบบสร้างอุปกรณ์ดิจิทัลที่ใช้ในการทดลอง ระหว่างวิธีสร้างด้วย อุปกรณ์ลอจิกเกท และวิธีสร้างด้วยภาษา VHDL ดังนี้
 - a) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Multiplexer
 - b) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Decoder
 - c) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Demultiplexer
 - d) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Encoder
 - e) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Priority Encoder
 - f) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Comparator

a) Multiplexer

จากกรกดูลองทั้งสองวิธี (ธุดคิเส้ง/ VHDL) ให่มีความแตกต่าง แต่กระบวนการได้มาซึ่ง output นั้นแตกต่างกัน VHDL เขียนข่าย เข้าใจข่าย สั้นๆ โด้ ใ รัศภาม เช่น เราสามารถ กินนด เอื้อนโบการแสดงผลของ Output ให้ เข้าใจข่าย เช่น + <= Wo เมื่อ 5,5,=00 แต่ก้ามองจาก ธุดคิกส่ว เราต้องโล่ค่า ดู ถึงจะรวมโด้

b) Decoder

รุดาคำสั่ง /VHDL ไม่มีคกามาเผากผ่าง แต่การเจียนด์ชบ VHpL เจ้าโจว่ายกว่า คำสั่งใม่ซ่ำซ้อน น่าต่อ เมื่อ Input มีค่า นนึ่ง Output จะในค่า น้าน เช่น Input มีค่า 100 ค่า Output จะมีค่า 1000 แต่กักเจียนด์ชาสุดศาสั่วจะมีความซ้าซ้อน เส้นโยวใช้กั่ว

c) Demultiplexer

รุลศาสิง / VHDL มีความหมากต่างกับ เนื้อวาการเจียนอัฒ VHDL ไม่ใส่ ถึง เหล

พังแบร en ที่จะกับเนต ภาษาขาวานของ รางร ทำใน VHDL มีการทาวาน คลอด

e) Priority Encoder

หลาดตัว/VHDL ใม่มีความทอกอกว แต่การ เพียนล์ชบจุดดิกสิ่ว เขาใจอกการ VHDL Prionity Encoder เกินภาจรอะโร เราละกราบการทบาน พนที เช่น y <= "11" when พเว) = '1' else แปลว่า Output "y"

างสต่า าา เมื่อ พ(ร)=า โดยใม่สนใจ พ(รา พ(ก) พ(ร)

e. Priority encoder แฟล้า เรามาวาก ชุดศาสัง บางคน มองไม่ออก สิ่วน้ำน VHDL ชคอมเข้าใจว่าย ภา และ เรียนข้าย กว่า F. Comparator ชุดศาสิง / VHDL ให้ผลลัพธ์ไม่แพลด่าง รัน แต่การเจียนดูลง ชุดศาสิ่ง มีความเกากร่ามกา และกาคกมเล้าโล คือนข้างยาก เนื่องจากมี เส้นโยว กันยสาย เส้น มีการเชื่อม ลงจาบสาย ๆ User อาจะ มีความ สับสน และลิต หลาด ๆล์ แต่ VHDL เจ้าวิจบ่าย เจียนชาง ตัว Code มีคอาม กระชับ และเจ้าวิจอ่ายภาษาศักดิ์ง