

หน้า 1 / 10

ภาควิชาวิศ	เวกรรมไฟฟ้าและ	ะคอมพิวเต	อร์	ภาคการศึกษาที่1	. ปีการศึกษา 2564
รหัสวิชา	010113026	์ ชื่อวิชา			
รหัสบักศึก	620101	163°19'8'	8 ชื่อ-บาบสกล	หายโสกน	หมายเลขโต๊ะ สุปล์มปุธิร น์
อาจารย์ผัส	าน C	5P	เวลาที่ทำการทด	ลอง 13.00- โ6.00วัง	_{มที} ่ 22 /ก.ค./ ๘ҳ

การทดลองที่ 1 คุณลักษณะทางเวลาและการทำงานของอุปกรณ์ลอจิกเกท

<u>วัตถุประสงค์</u>


- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกท (Logic gates) ได้
- 2. เพื่อให้เข้าใจคุณลักษณะพื้นฐานทางเวลา ของอุปกรณ์ดิจิทัล ลอจิกเกท
- 3. เพื่อให้เข้าใจขั้นตอนการเขียนภาษา VHDL เพื่อแสดงคุณสมบัติของอุปกรณ์ลอจิกเกทได้

<u>อุปกรณ์</u>

. 1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.x (Student Edition) ขึ้นไป

<u>การทดลอง</u>

- 1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานโปรเจคไฟล์ขึ้นใหม่เพื่อเก็บงานที่จะทดลองในการทดลองนี้
- 2. เขียนวงจรในรูปที่ 1 ด้วย Graphic Editor Tool ของ Quartus II ใช้ชิพ FPGA เบอร์ **EP3C10E144C8** และทำการคอมไพล์ให้เรียบร้อย



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 2 / 10


3. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) ด้วย Vector Waveform Editor Tool โดยให้ค่าของ สัญญาณอินพุท A และ B มีค่าเป็น 00, 01, 10, และ 11 ดังรูปที่ 2 สำหรับการสร้างกราฟให้ทำดังนี้ ก) ตั้งค่าของพารามิเตอร์สำหรับแสดงผลจำลองการทำงาน (เมนู Edit)

```
End Time = 300 ns (เมนู Edit >> End Time --> Time : 300 ns)
Grid Size = 1 ns (เมนู Edit >> Grid size --> Period: 1.0 ns)
```

- ข) สร้างสัญญาณลอจิกในรูปที่ 2 โดยใช้เม้าส์กดเลือกสัญญาณ A จะปรากฏเครื่องมือช่วยสร้างรูปคลื่น
 - สัญญาณลอจิก A ใช้ตัวสร้างรูปคลื่นแบบ Overwrite clock
 โดยมี Period (คาบ) 100 ns

 2 Offset 0.0 ns Duty cycle 50%

- สัญญาณลอจิก B ใช้ตัวสร้างรูปร่างคลื้นแบบ Overwrite clock เช่นเดียวกันกับ A โดยมี Period (คาบ) 200 ns Offset 0.0 ns Duty cycle 50%



- 3. ตั้งค่าพารามิเตอร์สำหรับจำลองการทำงานสภาวะลอจิกให้เป็นแบบในอุดมคติ (Functional) โดย (การทำงานแบบอุดมคติหรือแบบไม่ใช่เวลาจริง, Functional Simulation)
 - ก) ไปที่เมนู
 Processing → Simulator Tool
 ดังรูปที่ 3



รูปที่ 3

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

หน้า 3 / 10

- ข) ที่หน้าต่าง Simulator Tool รูปที่ 4 ให้ ทำตามลำดับขั้นตอนดังนี้
 - ๑. ให้เลือก

Simulation mode: Functional

๒. จากนั้นกดปุ่ม

Generate Functional Simulation Netlist เพื่อกำหนดรูปแบบประมวลผล


๓. กดปุ่ม

Start

เพื่อเริ่มต้นการจำลองการทำงาน


๔. กดปุ่ม

Report เพื่อดูผลการจำลองการทำงาน



รูปที่ 4

4. ให้บันทึกผลการจำลองการทำงานอย่างละเอียดลงในกราฟรูปที่ 5 (**ใช้ไม้บรรทัดช่วยเขียนส่วนที่เป็นเส้นตรง**)



71n 5

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

หน้า 4 / 10

นำค่าสถานะลอจิกที่ได้จากกราฟแผนภาพทางเวลาในรูปที่ 5 มาเขียนเป็นตารางความจริง (Truth table) ที่เวลา ในจุดต่างๆ ดังตาราง


<u>หมายเหตุ</u> การอ่านค่าลอจิกจากกราฟ ให้อ่านแบบ "กราฟมีความต่อเนื่องทางขวา" โดยดูจากขอบ (ขอบขาขึ้น ↑หรือขอบขาลง ↓) ของกราฟแล้วให้อ่านค่าลอจิกด้านขวาของขอบนั้นๆ

	А В								
A 1	Ь	AND	OR	NOT	NAND	NOR	XOR	XNOR	
t ₀	0	0	0	0	1	1	1	0	1
t ₁	1	0	O	1	O	1	0	1	0
t_2	0	1	0	1	1	1	0	1	0
t ₃	1	1	1	1	0	0	0	0	1

เพราะเหตุใดในตารางความจริงจึงไม่จำเป็นต้องมีการเขียนค่าลอจิกเอ้าท์พุทของเกทที่เวลา t4, t5, t6 เหมือน ในแผนภาพทางเวลารูปที่ 5 **m Logic ที่ได้จาก Output ที่เวลา** t4-t เป็นการ <u>พัพร้า คือใน ค่า Output เหมือน t1-t3</u>

ลายเซ็นอาจารย์ผู้ควบคุม...../...../....../

- 5. จากข้อ 3 เปลี่ยนพารามิเตอร์สำหรับการประมวลผลเพื่อจำลองการทำงานสภาวะลอจิกให้เป็นแบบตามเวลา จริง (หรือเรียกว่าจำลองการทำงานแบบ **Timing Simulation**) โดย
 - ก) ไปที่เมนู
 Processing → Simulator Tool



าปที่ 6


ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 5 / 10


- ข) ที่หน้าต่าง Simulator Tool ให้ดำเนินการ
- ๑. กำหนด Simulation mode: Timing
- ๒. กดปุ่ม Start เพื่อเริ่มต้นจำลองการทำงาน
- ๓. กดปุ่ม

Report เพื่อดูผลจำลองการทำงาน



ฐปที่ 7

6.บันทึกผลการทำงานอย่างละเอียดลงในกราฟรูปที่ 8 (**ให้วาดกราฟแกนเวลาอย่างละเอียดและถูกต้อง**)



ฐปที่ 8


ให้ทำการซูมขยายกราฟ timing diagram (กดปุ่ม Ctrl ค้างไว้และหมุน wheel ที่เม้าส์) จนได้ขนาดที่ชัด พอเหมาะ จากนั้นใช้เม้าส์กดที่ปุ่มเคอร์เซอร์ (รูปที่ 9) ค้างไว้แล้วลากเลื่อนดูค่าของเวลาในจุดที่ต้องการได้ ทำการซูมขยายดูกราฟในช่วงเวลา 49 - 60 ns และบันทึกรูปกราฟอย่างละเอียดลงในรูปที่ 10 ซูมขยายดูกราฟในช่วงเวลา 99 - 110 ns และทำการบันทึกรูปกราฟอย่างละเอียดลงในรูปที่ 11 ซูมขยายดูกราฟในช่วงเวลา 149 - 160 ns และทำการบันทึกรูปกราฟอย่างละเอียดลงในรูปที่ 12

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




⊚8


XNOR_OUT



เพื่อจะได้ดูค่าของเวลาบน timing diagram ได้อย่างละเอียด ให้ใช้ ปุ่มเคอร์เซอร์โดยใช้เม้าส์กดที่ตรง จุดสี่เหลี่ยมแล้วลากไปตามแกน นอน หรือใช้คีย์ลูกศรบนแป้นพิมพ์ เลื่อนแทนเม้าส์ก็ได้เช่นกัน

ฐปที่ 9






รูปที่ 11



หน้า 7 / 10



จากกราฟรูปที่ 10 - 12 นำค่าของเวลาหน่วง (delay time) ของสัญญาณเอ้าท์พุทที่เกิดช้ากว่าการเปลี่ยนค่าของ อินพุท AB มาเขียนบันทึกในตาราง

ตารางบันทึกผลของเวลาหน่วง (delay time)

ที่เวลา t=50 ns (เหตุการณ์ : ค่าของ A เปลี่ยนจาก 0 →1 ส่วนค่าของ B คงที่หรือเปลี่ยนจาก 0 → 0)				
เกท	ค่าลอจิกเอ้าท์พุท	เวลาที่เอ้าท์พุทเปลี่ยนแปลง (ns)	ค่าdelay (เอ้าท์พุทช้ากว่าอินพุท, ns)	
AND	0	-	_	
OR	1	58.578	8.578	
NOT	0	56.776	b. 77b	
NAND	1	1	-	
NOR	0	58. 559	8.559	
XOR	1	<i>5</i> 8.449	8.449	
XNOR	0	GC · 468	8.468	

ที่เวลา t=100 ns (เหตุการณ์ : ค่าของ A เปลี่ยนจาก 1 →0 ส่วนค่าของ B เปลี่ยนจาก 0 → 1)				
เกท	ค่าลอจิกเอ้าท์พุท	เวลาที่เอ้าท์พุทเปลี่ยนแปลง (ns)	ค่าdelay (เอ้าท์พุทช้ากว่าอินพุท, ns)	
AND	0	1	_	
OR	1		-	
NOT	1	106.969	6.969	
NAND	1	1	_	
NOR	0	_		
XOR	1	-	1	
XNOR	0	_	1	

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

หน้า 8 / 10

ที่เวลา t=150 ns (เหตุการณ์ : ค่าของ A เปลี่ยนจาก 0 →1 ส่วนค่าของ B คงที่หรือเปลี่ยนจาก 1 → 1)					
เกท	ค่าลอจิกเอ้าท์พุท	เวลาที่เอ้าท์พุทเปลี่ยนแปลง (ns)	ค่าdelay (เอ้าท์พุทช้ากว่าอินพุท, ns)		
AND	1	159.546	9.546		
OR	1	7	_		
NOT	0	156. 776	6.776		
NAND	C	158 · 455	8.455		
NOR	0	1)		
XOR	0	158.396	୪ . 39 C		
XNOR	1	158.427	8.427		

XOR	0	158.396	S. 39 C
XNOR	1	158.427	8.427
ที่ t ₁ ค่าอิ่นท ที่ t ₂ ค่าอินท น.ศ. คิดว่าส ร้าใน ร้าชาอาก พิจารณาอุปก ที่ t ₂ ค่าขอ	งุทเปลี่ยนจาก 0 → 1 งุทเปลี่ยนจาก 1 → 0 เาเหตุใดที่ทำให้ค่าเวล . ั มองเป็น อุป กรถ รา แั่มประจุ ก์ชไอ กรณ์ที่มีมากกว่าหนึ่งอิ	ยว(NOT gate) เปรียบเทียบช่วงเวณ แต่ต้องใช้เวลา	ก่าของเอ้าท์พุทจะเปลี่ยนจาก 1 → 0
มีอุปกรณ์ชนิ เช่นใด N		าปรากฏการณ์เช่นเดียวกันกับ AND VOR เกิดเมื่อ Out put	นนี้คือ Input มีการเปลี่ยน ก g litch gate และจะเกิดเมื่อค่าของอินพุทมีสภาวะ มีสัญน์: คงเดิม ไฆ่มีMร่
	ลายเ	ซ็นอาจารย์ผู้ควบคุม	//
เขียนภาษ	เร้างโฟลเดอร์สำหรับเ า VHDL เพื่อจำลองก ชื่อโปรเจค LAB01V H	ก็บงานโปรเจคไฟล์ขึ้นใหม่เพื่อเก็บงาง ารทำงานของโปรแกรมในรูปที่ 13	นที่จะทดลองในการทดลองนี้ จากนั้นให้



หน้า 9 / 10


```
library ieee;
use ieee.std_logic_1164.all;
entity LAB01VHD is
     port
     ( A, B
                                 : in std_logic;
       OR_OUT, AND_OUT : out std_logic; NOT_OUT, NAND_OUT : out std_logic;
       NOR_OUT, XOR_OUT : out std_logic;
XNOR_OUT : out std_logic;);
end entity;
architecture rtl of LAB01VHD is
begin
     OR_OUT
                      < = A OR
     AND OUT
                      < = AAND B;
                             NOT A;
     NOT_OUT
     NAND_OUT
                      < = A NAND B;
     NOR_OUT
                      <= A NOR B;
     XOR OUT
                      <= A XOR B;
     XNOR_OUT
                      <= A XNOR B;
end rtl;
```

รูปที่ 13

หมายเหตุ น.ศ. ต้องเปิดโปรเจคใหม่ และตั้งชื่อโปรเจคเป็นชื่อเดียวกันกับชื่อของไฟล์และชื่อของ entity

- 8. ทำการคอมไพล์และจำลองการทำงานโดยกำหนดให้
 - Simulation mode: Functional (ตั้งค่าเช่นเดียวกันกับในข้อ 3)
 - สัญญาณอินพุท A และ B ให้มีค่าเช่นเดียวกันกับการทดลองในรูปที่ 14

บันทึกผลการจำลองการทำงานอย่างละเอียดลงในกราฟรูปที่ 14




รูปที่ 14

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโบโลยีพระจอมเกล้าพระนครเหนือ

หน้า 10 / 10

9. เปลี่ยนโหมดการจำลองการทำงานให้เป็นแบบ **Timing** (ตั้งค่าเช่นเดียวกันกับในข้อ 5) และบันทึกผลการ จำลองลงในรูปที่ 15



รูปที่ 15 ลายเซ็นอาจารย์ผู้ควบคุม...../....../....../

ทำการซูมขยายดูกราฟในช่วงเวลา 49-60 ns ช่วง 99-110 ns และ 149-160 ns ตรวจดูว่าเกิดปรากฏการณ์ เช่นเดียวกันกับในรูปที่ 10 – 12 หรือไม่ ถ้ามี เกิดขึ้นที่เวลาใดบ้าง ค่าอินพุทมีการเปลี่ยนแปลงในสภาวะใด ให้ อธิบาย เหมือนกับมี 10-12 ที่เวลา 49-60 ทร มักรุ Delay เกิดที่ใน 99-110 อุปกรณ์ ที่มีOut put การถิ่มจะเกิด glitch แต่ค่า Output ที่มี การเปลี่ยนแปลวละเกิด การ Delay เช่นเดียวกัน 149 – 160

เปรียบเทียบและวิจารณ์ผลของเวลาหน่วง (delay time) ของ NOT gate ที่ได้จากการทดลองด้วยวงจรลอจิก (schematic) กับการทดลองด้วยภาษา VHDL

NOT gate ที่ได้กาก schematic มีDelay คือ 6.776, 6.996 และ 6.776 MS NOT gate ที่ได้ทาก VHDL มีDelay คือ 6.689, 6.949 และ 6.689 กร จะพบท์ คำDelay ของ VHDL มีค่าน้อยกที่ schematic

สรุปผลการทดลอง จากกรทดลอง เราจะพบท์ วินกรทำอาญ 4ริงของ จาลรนั้น จะเกิดการ Delay ของอุปกรณ์ ในไปรแกรม เราสารกรก ตัวค่าใช้ท่อง การค่าจริง หรือ ค่าอกมาก กุษฎี

ลายเซ็นอาจารย์ผู้ควบคุม...../....../..........

งานมอบหมาย (ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดแนบท้ายเอกสารการทดลองส่งคราวถัดไป)

- 1.ให้ทำสรุปความรู้ที่ได้จากการทดลองนี้
- 2.ให้ทำรายงานสรุปเรื่องคุณสมบัติทางเวลา (Timing Characteristics) ของเกท

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดแนบท้ายเอกสารการทดลองส่งคราวถัดไป) 1.ให้ทำสรุปความรู้ที่ได้จากการทดลองนี้ 2.ให้ทำรายงานสรุปเรื่องคุณสมบัติทางเวลา (Timing Characteristics) ของเกท

1. ใน้ทำสรุปความรู้ ที่ได้จากการทดลองนี้ จากการทดลองนี้ ทำใน้ทราบว่า ค่า Output ห่อ Input เมื่อเกิดการเปลี่ยนค่า Logic

จะเกิดการ Delay and Device ซึ่งเป็นความรู้ โษมี แลกสารสากฤษฎีที่เรียนในวิธา

Digital in timing diagarm son Smooth, Cutput 3 mon son

Washin Input Nava

2. ในัทโรายงานสรุปเรี่ยงศูณสมบัติของเาท

จะมีค่า Logic เป็น 1 เมื่อ Input ก่วนมด เป็น 1 1 AND gate จะมีค่า Logic เป็น o เมื่อ Input ทั่วผมดเป็น o OR gate NOT gate a: D'an Logic essituation Input 1820. จะมีค่า Logic เป็น O เมื่อ Input กับแผลเงิน 1 NAND gate า: มลา Logic เป็น 1 เมื่อ Input ท้อนมดเป็น O NOR gate ล: มีค่า Logic เป็น 0 เมื่อ Input มีค่าเลียวกับ XOR gate จะฆล่า Logic เขาง 1 เมื่อ Input ฆล่า เลียวกิจน xnor gate