1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

หน้า 1 / 12

ภาควิชาวิ	ศวกรรมไฟฟ้าแล	ะคอมพิวเต	ภาคการศึกษาที่	ปีการศึกษา	
รหัสวิชา	010113026	ชื่อวิชา			หมายเลขโต๊ะ
อาจารย์ผ้	สอน		เวลาที่ทำการทดล	อง วันท์	Ž

การทดลองที่ 3

Ripple Adder and BCD Adder

<u>วัตถุประสงค์</u>

- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกทได้
- 2. เพื่อให้เข้าใจคุณลักษณะและข้อจำกัดด้านเวลาหน่วงของวงจรบวกเลขแบบ Ripple Adder
- 3. เพื่อให้เข้าใจคุณลักษณะของวงจร BCD adder
- 4. เพื่อให้สามารถสร้างวงจร Ripple adder และวงจร BCD adder โดยใช้ภาษา VHDL ได้

<u>อุปกรณ์</u>


1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.0 (Student Edition) ขึ้นไป

การทดลองตอนที่ 1

สร้าง 4-Bit Ripple Adder ด้วย Symbolic Tools (ขั้นตอนที่ 1-4)


คำสั่งการทดลอง

1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานโปรเจคไฟล์ ขึ้นใหม่เพื่อเก็บงาน ที่จะทดลองในการทดลองนี้ จากนั้น ให้สร้างโปรเจคชื่อ "FullAdder" ขึ้นมา ดังรูปที่ 1 และให้ใช้ชิพ EP3C10E144C8



รูปที่ 1

2. เขียนวงจร Full Adder ในรูปที่ 2 ด้วย Graphic Editor Tool และทำการคอมไพล์ให้เรียบร้อย



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ ปรับปรุง มิ.ย. 2559 โดย อ.วัชระ ภัคมาตร์ 010113026 Digital Laboratory



หน้า 2 / 12

3. ทำการสร้าง Symbol ของวงจร Full Adder โดยไปที่เมนู

File >> Create/Update
ดังรูปที่ 3 จากนั้นเลือกแถบเมนู
Create Symbol for Current file

ดังรูปที่ 4

Create HDL Design File for Current File


Create Symbol Files for Current File

Create AHDL Include Files for Current File

Create Yerilog Instantiation Template Files for Current File

Create VHDL Component Declaration Files for Current File

รูปที่ 3



โปรแกรมจะทำการสร้าง symbol file ขึ้นมาให้โดยจะ มีชื่อเดียวกันกับชื่อของโปรเจคไฟล์ ทำการ save ไฟล์ให้เรียบร้อย

รูปที่ 5



คำแนะนำ: การสร้าง Symbol File นั้นหมายความว่า ชิ้นงานที่เราสร้างขึ้นมาและคอมไพล์เสร็จแล้วจะถูกนำไปใส่หีบห่อ เรียกว่าโมดูล symbol ทำให้เรามองเห็นเป็นอุปกรณ์ชนิดใหม่ (ที่เป็นของเราเองไม่ได้อยู่ในโลบรารี่ของ Quartus II มาแต่แรก) สามารถนำมาต่อใช้งาน ในวงจรลอจิกเช่นเดียวกันกับอุปกรณ์อื่นๆ ที่มีในไลบรารี่ การทำเช่นนี้จะช่วยให้เราสร้างสรรค์ชิ้นงานที่มีความซับซ้อน ใหญ่มากขึ้นได้ เรื่อยๆ แทบไม่มีชีดจำกัด จะมีชีดจำกัดอย่างเดียวของเราคือ ชีดจำกัดด้านความกระตือรือรันในการแสวงหาความรู้ของเราเองเท่านั้น

4. **ให้ทำการ<u>ปิดโปรเจค</u>ที่**สร้างมาในขั้นตอนที่ 1 – 3 ก่อนที่จะทำการทดลองต่อไป โดยเข้าไปที่เมนู


File >> Close Project ดังรูปที่ 6

คำเตือน: น.ศ. จะต้องทำตามขั้นตอน 1–4 อย่าง เคร่งครัด ถ้าไม่เช่นนั้นจะประสบปัญหาในการคอมไพล์ และส่งผลให้ทำการทดลองมีการผิดพลาดขึ้น






หน้า 3 / 12






หน้า 4 / 12

- 8. ให้สร้างวงจรของ "**4BitRipAdder**" ขึ้นมาดังรูปที่ 13 และตั้งชื่อสายสัญญาณ (ดูวิธีการทำได้ในกล่องข้อความ ด้านล่าง) ที่ขา Cout เป็น CY3 ,CY2 , CY1 แล้วทำการคอมไพล์
- 9. ทำการสร้าง symbol ของ 4BitRipAdder (ให้ทำเช่นเดียวกับขั้นตอนที่ 3) เพื่อไว้ใช้ในตอนท้ายการทดลอง








หน้า 5 / 12


- 10. กำหนดแผนภาพทางเวลาดังรูปที่ 16
 - กราฟของ $X_3X_2X_1X_0$ ค่าเริ่มจาก 0000 ไปจน ถึง 1111 สองรอบ (X_0 มี period =100ns)
 - ค่า $Y_3Y_2Y_1Y_0 = 1010$ ในรอบแรก เป็น 0101 ในรอบที่สอง
 - ค่าของ Carry in = '0' ในรอบแรก และเป็น '1' ในรอบที่ 2
- 11. จำลองการทำงานในโหมด Functional mode และบันทึกผลลัพธ์ที่ได้ลงในกราฟรูปที่ 16 เปลี่ยนจำลองการทำงานเป็นโหมด Timing mode และบันทึกผลลัพธ์ที่ได้ลงในกราฟรูปที่ 17

ผลจำลองการทำงานในโหมด Functional mode



ผลจำลองการทำงานในโหมด Timing mode

รูปที่ 16



รูปที่ 17 จากรูปที่ 17 ผลลัพธ์ของการบวกที่ถูกต้องเกิดขึ้น<u>ช้ากว่าการเปลี่ยนแปลงค่าของอินพุท</u> **(ให้ชุมขยายดูกราฟอย่างละเอียด)** ก) ได้ผลบวกที่ถูกต้องโดยใช้เวลาน้อยที่สุดเมื่อ

$$X_3X_2X_1X_0 = Y_3Y_2Y_1Y_0 = Carry_in = ด้วยเวลา ns ข) ได้ผลบวกที่ถูกต้องโดยใช้เวลามากที่สุดเมื่อ$$

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

ปรับปรุง มิ.ย. 2559 โดย อ.วัชระ ภัคมาตร์ 010113026 Digital Laboratory



หน้า 6 / 12

คำแนะนำ

กราฟของ X₃X₂X₁X₀ , Y₃Y₂Y₁Y₀ , S₃S₂S₁S₀ ในรูปที่ 16 และ 17 ในตอนนี้จะแสดงเป็นกราฟแบบดิจิทัล (สัญญาณละ 1 เส้นกราฟ) ของแต่ละบิตอยู่ ในอีกทางหนึ่งเราสามารถมองเป็นเลขขนาด 4 บิทได้ (เช่นเป็น X และมีการเรียงบิตกันตามลำดับของค่านัยสำคัญอยู่แล้ว) ดังนั้นเราจะลองทำการปรับเปลี่ยนรูปแบบของ รูปกราฟที่เดิมแสดงค่าแบบ Binary เพียงเส้นละ 1 บิตให้เป็นรูปแบบเลขไบนารีแบบ 4บิต ในกราฟเดียว หรือ

เป็นกราฟแบบเลขฐาน 16 โดยทำได้ดังนี้

1 ทำการรวมกลุ่มของกราฟแบบใบนารีของ $X_3X_2X_1X_0$ ด้วยการ กดปุ่ม shift บนแป้นพิมพ์แล้วใช้เม้าส์กดเลือกที่ X_3 , X_2 , X_1 และ X_0 ตามลำดับจะปรากฏแถบสีน้ำเงินขึ้นบนสัญญาณที่ ถูกเลือกดังรูปที่ 18

2 ใช้เม้าส์ชี้ไว้บ^นพื้นที่แถบสีน้ำเงิน และคลิ๊กเม้าส์ปุ่มขวาจะ ปรากฏหน้าต่างขึ้นมาดังรูปที่ 19


3 ตั้งชื่อกลุ่มกราฟของสัญญาณชุดนี้ให้มีชื่อ X และเลือกแสดง ค่าระบบเลขเป็นแบบเลขฐาน Radix: Hexadecimal ดังรูป ที่ 20

4 สัญญาณอื่นๆ ที่เหลือก็ทำเช่นเดียวกัน

5 ผลที่ได้คือกราฟที่แสดงจะเปลี่ยนค่าไป จากเดิมโดยแสดงค่าเป็นตัวเลขฐาน 16 ทำให้สามารถอ่านค่าได้ง่ายขึ้นดังรูปที่ 21








รูปที่ 19

รูปที่ 20




การทดลองตอนที่ 2

วงจรบวกเลขฐานสิบแบบ One-digit BCD Adder ขนาด 1 หลัก

12. **ให้ทำการ<u>ปิดโปรเจค</u>เดิมก่อน** (เริ่มต้นเหมือนสร้างโปรเจคใหม่) จะทำการทดลองต่อไป โดยเข้าไปที่เมนู

File >> Close Project

13. ทำการสร้างวงจรบวกเลข 2-bit ในรูปที่ 22 โดยใช้ชื่อโปร เจคเป็น **2bitAdder** และ**เก็บงานโปรเจคนี้ไว้ในโฟลเดอร์ เดียวกันกับ 4BitRipAdder** (จากการทดลองตอนที่ 1) ส่วนวิธีการสร้างก็ทำขั้นตอนแบบเดียวกันกับในข้อที่ 5-9



รูปที่ 22

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

ปรับปรุง มิ.ย. 2559 โดย อ.วัชระ ภัคมาตร์ 010113026 Digital Laboratory



หน้า 7 / 12

และให้สร้าง symbol file ของวงจรด้วย (ทำขั้นตอนตามข้อ 3) เพื่อจะนำไปใช้ในข้อที่ 14 ต่อไป เมื่อดำเนินการเสร็จแล้วให้ทำการปิดโปรเจคก่อนที่จะทำการทดลองต่อไป

คำแนะนำ ในขั้นนี้จะ Quartus II จะสร้างอุปกรณ์สำหรับบวกเลขไบนารีขนาด 2 บิทซึ่งมี symbol ดังรูปที่ 23 เก็บไว้ในโฟลเดอร์ที่เราทำงานมาแต่แรกแล้วหาก แต่ น.ศ. จะยังไม่เห็นจนกว่าจะดำเนินการทดลองในขั้นตอนถัดจากนี้ไปซึ่งจำเป็น ต้องเปิดโปรเจคขึ้นใหม่ก่อน




รูปที่ 23

- 14. ให้ทำการสร้างวงจรบวกเลขแบบ One-digit BCD Adder ที่เขียนไว้ในรูปที่ 24 โดยมีลำดับดังนี้
 - a) **ให้ทำการ<u>ปิดโปรเจค</u>เดิมก่อนที่จะทำการทดลองต่อไป** โดยเข้าไปที่เมนู

File >> Close Project

- b) จากนั้นให้สร้างโปรเจคขึ้นใหม่ ชื่อ BCD_Adder โดยยังคงเก็บงานโปรเจคนี้ไว้ในโฟลเดอร์เดียวกันกับ 4BitRipAdd และ 2bitAdder (งานของข้อ 1 -13)
- c) สร้างไฟล์สำหรับเขียนวงจรขึ้นใหม่ชื่อ BCD_Adder เช่นเดียวกับชื่อของโปรเจค นำอุปกรณ์ 4BitRipAdd และ 2bitAdder ที่ได้สร้างไว้แต่แรกมาใช้ในวงจร



Input X , Y : เป็นเลขฐานสิบ (BCD) แต่เขียนแทนด้วยระบบไบนารีขนาด 4 บิต (0000,0001, ... , 1000, 1001)

Cin : เป็นเลขตัวทด ทางด้านอินพุท (มีค่า '0' หรือ '1')

Output S $(S_3S_2S_1S_0)$: เป็นเลขฐานสิบ (BCD) แต่เขียนแทนด้วยระบบไบนารีขนาด 4 บิต (0000,0001, ... , 1000, 1001)

Cout : เป็นเลขตัวทด ทางด้านเอ้าท์พุท (มีค่า '0' หรือ '1')

- 15.คอมไพล์วงจรและจำลองการทำงาน โดยจัดให้แผนภาพทางเวลา (Timing diagram) เป็นดังนี้
 - จัดกลุ่มของสัญญาณให้เป็น X, Y และ BCD_S เพื่อให้อ่านค่าแบบเลขฐานสิบได้ดังรูปที่ 25
 - สัญญาณ Cin ให้เป็นแบบสัญญาณ clock (มีค่า '1' และ '0' สลับกัน) มี Period 320 ns
 - สัญญาณ X ให้เป็นจำนวนนับ (Count) เพิ่มครั้งละ 1 ทุกๆ 100 ns เริ่มต้นนับที่เวลา t= 0 ns
 - สัญญาณ Y ให้เป็นจำนวนนับ (Count) เพิ่มครั้งละ 1 ทุกๆ 100 ns เริ่มต้นนับที่เวลา t= 50 ns




หน้า 8 / 12

- จำลองการทำงานในโหมด Functional mode และบันทึกผลจำลองการทำงานลงในกราฟรูปที่ 25
- จำลองการทำงานในโหมด Timing mode และบันทึกผลจำลองการทำงานลงในกราฟรูปที่ 26

บันทึกผลการทดลอง

ผลจำลองการทำงานในโหมด Functional mode



ผลจำลองการทำงานในโหมด Timing mode

		Val	0 t	ps	80.0 ns	160,0 ns	240 _i 0 ns	320,0 ns	400,0 ns	480 _, 0 ns	560,0 ns	640 _, 0 ns	720 _i 0 ns	800,0 ns	880 _i 0 ns	960 _, 0 ns
		0 ps	0 t	ps	+100.0 ns	+160.0 ns	+250.0 ns	+320.0 ns								
₽ 0	■ ×	Н0	ħ	0	· · · · · · · · · · · · · · · · · · ·	птінтх	1 2	χ 1 3	X	4 X	5 X	6	χ 7	χ ε	Т	9)
№ 5	⊞ Y	H O	E		0	X 1	X	2 X	3	X 4	χ 5	X	6 X	7	8	Х 9
i 10	CY_in	H 0	L											Ш		
	BCD	S	l													
	Cout		I													
															14 01	

รูปที่ 26

		.!	٠	.!		
22259 197 26	ലമര്ബട്ഖവഹേ	เราเวลที่อลต้อ ๆ ถึ	วิลถึงเช้าถว่า	การเจไลียงแบงไร	ล จด่ายเฉ จริง เขเจก	(ให้ชูมขยายดูกราฟอย่างละเอียด
ขาเบริกท 50	พถิสพบของก	เ ๆ ก	181.0 19.0 11.1 9.1	<u>ារ រ ប្រ ប្រ ប្រ ប្រ ប្រ ប្រ ប្រ ប្រ ប្រ </u>	<u> </u>	(เหมืทุภถ.เถตีเบร.เพอถ.เวยะเอถผ
٠,		v			٦	v v

- ก) เกิดขึ้นเร็วที่สุดเมื่อ X = Y =........... CY_in =....... ด้วยเวลา ns
- ข) เกิดขึ้นช้าที่สุดเมื่อ X = Y =..... CY_in =...... ด้วยเวลา ns
- ค) ให้ซูมขยายดูรายละเอียดของกราฟกรณีที่ช้าที่สุดตาม ข) และเขียนรูปกราฟอย่างละเอียด

· _____

CD_S ____

ง) จากรูปกราฟที่ น.ศ. วาดถ้าเริ่มนับจากจุดที่สัญญาณอินพุทมีการเปลี่ยนแปลงไปสิ้นสุดจุดที่ได้ค่าผลบวกที่ถูก ต้อง มีการเปลี่ยนแปลงของค่าผลลัพธ์ BCD_S ทั้งหมด.....ครั้ง มีค่าเท่าใดบ้าง......

ลายเซ็นอาจารย์ผู้ควบคุม...../....../....../



หน้า 9 / 12

การทดลองตอนที่ 3 สร้างวงจรบวกเลขด้วยภาษา VHDL :

ตอนที่ 3-1 วงจรบวกเลข 4-bit Adder

- 16. ให้เขียนภาษา VHDL เพื่อสร้างวงจรบวกเลข Full Adder ขึ้นมาก่อน ดังแสดงในรูปที่ 27 โดยดำเนินการดังนี้
 - ให้สร้างโปรเจคขึ้นใหม่ชื่อ fulladd
 - ใช้ Text editor สร้างไฟล์ชื่อ fulladd.vhd และเก็บงานนี้ไว้ในโฟลเดอร์เดียวกันกับการ ทดลองก่อนหน้านี้ จากนั้นทำการคอมไพล์
 - ให้ทำการสร้าง symbol file
 - ปิดโปรเจคไฟล์ โดยเข้าไปที่เมนู

File >> Close Project ก่อนที่จะทำการทดลองขั้นตอนต่อไป

รูปที่ 27

- 17. ให้เขียนภาษา VHDL เพื่อสร้างวงจรบวกเลข 4 บิทดังแสดงในรูปที่ 28 โดยดำเนินการดังนี้
 - สร้างโปรเจคขึ้นใหม่ชื่อ adder4
 - ใช้ Text editor สร้างไฟล์ชื่อ add4.vhd และให้เก็บงานนี้ไว้ในโฟลเดอร์เดียวกันกับ การทดลองในข้อ 16 หากไม่เช่นนั้นจะคอม ไพล์คำสั่ง COMPONENT ไม่ได้
 - จากนั้นให้ทำการสร้าง symbol file ขึ้นมา เพื่อเตรียมไว้ใช้ในการทดลองต่อไป

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY adder4 IS
               CY_in : IN STD_LOGIC; x3, x2, x1, x0 : IN STD_LOGIC; y3, y2, y1, y0 : IN STD_LOGIC; s3, s2, s1, s0 : OUT STD_LOGIC;
      PORT (CY_in
                                 : OUT STD_LOGIC);
END adder4:
ARCHITECTURE Structure OF adder4 IS
      SIGNAL c1, c2, c3 : STD_LOGIC;
    COMPONENT fulladd
    PORT ( Cin, x, y : IN STD_LOGIC; s, Cout : OUT STD_LOGIC);
      END COMPONENT:
BEGIN
   stage0: fulladd PORT MAP ( CY_in, x0, y0, s0, c1 );
   stage1: fulladd PORT MAP ( c1, x1, y1, s1, c2 );
   stage2: fulladd PORT MAP ( c2, x2, y2, s2, c3 );
   stage3: fulladd PORT MAP (
     Cin => c3, Cout => Cout, x => x3, y => y3, s => s3);
END Structure :
```


- 18. สร้างไฟล์แผนภาพทางเวลา (Timing diagram) ทำการจัดกลุ่มสัญญาณให้เป็นกลุ่มเลขไบนารี 4 บิต (nibble)
 - X, Y และ S สำหรับอ่านค่าแบบเลขฐานสิบหก ดังรูปที่ 29
 - 1) จำลองการทำงานในโหมด Functional mode ้บันทึกผลลงในกราฟรูปที่ 29
 - 2) จำลองการทำงานในโหมด Timing mode บันทึกผลลงในกราฟรูปที่ 30




หน้า 10 / 12

บันทึกผลการทดลอง

ผลจำลองการทำงานในโหมด Functional mode



ผลจำลองการทำงานในโหมด Timing mode



รูปที่ 30

จากรูปที่ 30 ผลลัพธ์ของการบวกที่ถูกต้องเกิดขึ้น<u>ช้ากว่าการเปลี่ยนแปลงค่าของอินพุท</u> **(ให้ชุมขยายดูกราฟอย่างละเอียด)** ก) ได้ผลบวกที่ถูกต้องโดยใช้เวลาน้อยที่สุดเมื่อ

ข) ได้ผลบวกที่ถูกต้องโดยใช้เวลามากที่สุดเมื่อ

$$X_3X_2X_1X_0 = \dots Y_3Y_2Y_1Y_0 = \dots$$
 Cin = คัวยเวลา ns

- ค) เปรียบเทียบค่าเวลาหน่วง (delay time) จากข้อ ก) ข) ของรูปที่ 17 และรูปที่ 30 มีค่าต่างกันคิดเป็นร้อย ละ
- ง) ให้เขียนวงจรบวกที่ได้จากการคอมไพล์โปรแกรม (**ดูในเมนู Tool >> Netlist viewer >> RTL Viewer**)

ลายเซ็นอาจารย์ผู้ควบคุม....../....../.......


หน้า 11 / 12

ตอนที่ 3-2 วงจรบวกเลขแบบ BCD Adder ขนาด 1 หลัก

การทำงานของวงจรบวกเลขแบบ BCD ในรูปที่ 31 **เขียนอธิบายพฤติกรรมของโครงสร้างนี้ด้วยภาษา**VHDL จะได้เป็นโปรแกรมดังในรูปที่ 32 x y

- 19. ให้ น.ศ. ดำเนินการทดลองดังต่อไปนี้
 - ปิดโปรเจคเดิม (งานของข้อ 16-18)
 - ให้สร้างโปรเจคขึ้นใหม่ชื่อ bcd
 - ใช้ Text editor สร้างไฟล์ชื่อ bcd.vhd และเก็บ งานนี้ไว้ในโฟลเดอร์เดิม จากนั้นก็ทำการคอมไพล์

```
LIBRARY ieee ;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_unsigned.all;
ENTITY BCD IS
 PORT ( X, Y : IN CY_in : IN
                       STD_LOGIC_VECTOR(3 DOWNTO 0);
                        STD LOGIC:
        C_out : OUT STD_LOGIC;
               : OUT STD_LOGIC_VECTOR(4 DOWNTO 0) );
END BCD;
ARCHITECTURE Behavior OF BCD IS
                 Z: STD_LOGIC_VECTOR(4 DOWNTO 0);
     SIGNAL
     SIGNAL Adjust: STD_LOGIC;
BEGIN
     Z <= ('0' & X) + Y + CY_in;
Adjust <= '1' WHEN Z > 9 ELSE '0';
S <= Z WHEN (Adjust = '0') ELSE Z + 6;
     C_out <= Adjust;
END Behavior;
```



รูปที่ 32

20.สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) โดยกำหนดดังนี้


X และ Y เป็นสัญญาณแบบ Count value (ปุ่<mark>มตัว C ที่แถบเครื่องมือด้านซ้ายของหน้าต่าง</mark>)

- X เริ่มนับจาก 0 ที่เวลา t=0 เพิ่มครั้งละ 1 ทุกๆ 100 ns
- Y เริ่มนับจาก 0 ที่เวลา t = 50 ns เพิ่มครั้งละ 1 ทุกๆ 100 ns

จำลองการทำงานในโหมด Functional บันทึกผลลงในกราฟรูปที่ 33 และจำลองการทำงานในโหมด Timing บันทึกผลลงในกราฟรูปที่ 34

บันทึกผลการทดลอง


ผลจำลองการทำงานในโหมด Functional mode





หน้า 12 / 12

ผลจำลองการทำงานในโหมด Timing mode



รูปที่ 34

จากรูปที่ 34 ผลลัพธ์ของการบวกที่ถูกต้องเกิดขึ้น<u>ช้ากว่าการเปลี่ยนแปลงค่าของอินพุท</u> **(ให้ชูมขยายดูกราฟอย่างละเอียด)** ก) ได้ผลบวกที่ถูกต้องโดยใช้เวลาน้อยที่สุดเมื่อ

$$X_3X_2X_1X_0 = \dots Y_3Y_2Y_1Y_0 = \dots CY_in = \dots$$
 กร

ข) ได้ผลบวกที่ถูกต้องโดยใช้เวลามากที่สุดเมื่อ

- ค) เปรียบเทียบค่าเวลาหน่วง (delay time) จากข้อ ก) ข) ของรูปที่ 17 และรูปที่ 34 มีค่าต่างกันคิดเป็นร้อย ละ
- ง) ให้เขียนวงจรบวกที่ได้จากการคอมไพล์โปรแกรม (**ดูในเมนู Tool >> Netlist viewer >> RTL Viewer**)

ลายเซ็นอาจารย์ผู้ควบคุม...../...../....../

งานมอบหมายท้ายการทดลอง

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดและรวมใส่ท้ายเอกสารการทดลอง ส่งอาจารย์ผู้สอนในคราวถัดไป)

- 1. ให้สรุปความรู้ที่ได้จาการทดลองนี้
- 2. ให้อธิบายสรุปเรื่องปัญหาด้านเวลาหน่วง (Time delay) ที่เกิดในวงจรบวกแบบ Ripple Adder