

หน้า 1 / 9

ภาควิชาวิเ	ศวกรรมไฟฟ้าแล	ะคอมพิวเต	ภาคการศึกษาที่ <mark>1</mark> ปีการศึกษา .1 564	
				ตอนเรียน + หมายเลขโต๊ะ
รหัสนักศึก	าษา 62010	11631188		भार्शितमकी दूधस्त्रग्रुश्तर्ध
อาจารย์ผู้ส	สอน	CSP	เวลาที่ทำการทดล	าอง THU: 13,90-16.00 บุที่ 2/ก.ช./64

การทดลองที่ 6

Latch and Flip-Flops

<u>วัตถุประสงค์</u>

- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกทได้
- 2. เพื่อให้เข้าใจพื้นฐานของอุปกรณ์ที่มีความจำ และ อุปกรณ์ฟลิป-ฟลอป
- 3. เพื่อให้เข้าพื้นฐานของ D Flip-Flop , T Flip-Flop , JK Flip-Flop


<u>อุปกรณ์</u>

1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.0 (Student Edition) ขึ้นไป

การทดลองตอนที่ 1 วงจร Latch


คำสั่งการทดลอง

1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานขึ้นใหม่เพื่อเก็บงานในการ ทดลองนี้ชื่อ "Lab06_FlipFlop" จากนั้นให้สร้างโปรเจคชื่อ "SRLatch" ขึ้นดังรูปที่ 1 และใช้ชิพเบอร์ EP3C10E144C8



รูปที่ 1

เขียนวงจรทดลองดังรูปที่ 2 ด้วย Graphic Editor Tool ของโปรแกรม Quartus II และทำการคอมไพล์ให้ เรียบร้อย จากนั้นให้ทำการสร้าง symbol ของวงจรขึ้นมาเตรียมไว้ใช้ในขั้นถัดไป




ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 2 / 9

2. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) ในรูปที่ 3 (ดูวิธีสร้างจากรูปที่ 4) โดยตั้งค่าสำหรับการ แสดงผลจำลองการทำงานมีค่า End Time = 800 ns Grid Size = 1 ns แล้วจำลองการทำงานโหมด Functional mode บันทึกผลที่ได้ลงในรูปที่ 3




วิธีสร้างรูปคลื่นของ R และ S

- ก) กำหนดอินพุท R ให้เป็นแบบสัญญาณนาฬิกา ในช่วง 0 400 ns ดังรูปที่ 4a ในช่วง 400 – 800 ns ดังรูปที่ 4b
- ข) กำหนดอินพุท S ให้เป็นแบบสัญญาณนาฬิกา ในช่วง 400 800 ns ดังรูปที่ 4C ในช่วง 400 – 800 ns ดังรูปที่ 4d และกลับเฟส กราฟทั้งรูป (ใช้เครื่องมือ inv)









ผลการทดลอง

ให้สังเกตทุกจุดของเอ้าท์พุท Qa Qb ที่มีการเปลี่ยนแปลง

9 9	9			
ก) เมื่อ R = '0' S= '1'	จุดที่ 1 ในช่วงเวลา t= <mark>20 MS</mark> ได้ค่า	Qa =1	Qb =	0
	จุดที่ 2 ในช่วงเวลา t= . <mark>420 .118</mark>	Qa =	Qb =	0
	จุดที่ 3 ในช่วงเวลา t= <mark>600 ไ</mark> ด้ค่า	Qa =1	Qb =	0
ข) เมื่อ R = '0' S= '0'	จุดที่ 1 ในช่วงเวลา t= <mark>0 ทร</mark> ได้ค่า	Qa =X	Qb =	Χ
	จุดที่ 2 ในช่วงเวลา t= <mark>120 </mark>	Qa =	Qb =	0
	จุดที่ 3 ในช่วงเวลา t= . <mark>400 MS</mark> ได้ค่า	Qa =	Qb =]
	จุดที่ 4 ในช่วงเวลา t= <u>.620 _718</u> ได้ค่า	Qa =	Qb =	0
ค) เมื่อ R = '1' S= '0'	จุดที่ 1 ในช่วงเวลา t= <u>.200 <i>M</i>ง</u> ได้ค่า	Qa =	Qb =	1
	จุดที่ 2 ในช่วงเวลา t= <mark>320 </mark>	Qa =	Qb =	1
ง) เมื่อ R = '1' S= '1'	จุ๊ดที่ 1 ในช่วงเวลา t= <mark>220 ใ</mark> ด้ค่า	Qa =	Qb =	0
	จุดที่ 2 ในช่วงเวลา t= <mark>600 MS</mark> ได้ค่า	Qa =0	Qb =	0

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ




หน้า 3 / 9

จากความสัมพันธ์กันระหว่าง S, R, Qa และ Qb ให้อธิบายสรุปหลักการทำงาน หรือคุณสมบัติของวงจร SR Latch ไม้ใช้ R และ S * ๑๐๑ กษากับ Q คา Dutput วะควคา Logic ก่อนหน้าไว้ ว เมื่อ R= 1 และ S = 1 คาOut put วะควาคา Logic ก่อนหน้าไว้ ว เมื่อ R= 1 และ S = 1 คาOut put วะควาคา Reset ค่า สาในโค Qa=0 Qb=1 และ มิ = 0 และ 8 = 1 วะกันการ Set ค่า สาในโค Qa= 1 และ Qp= 0

S R		Qa	Qb	
0	0	0/1	0/1	
0	1	0	1	
1	0	1	0	
1	1	O	0	

- ลายเซ็นอาจารย์ผู้ควบคุม...../...../....../
- 3. ให้**ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 1 2 ก่อนที่จะทำการทดลองต่อไป
- 4. สร้างโปรเจคชื่อ "GatedSRLatch" ขึ้นมาและให้เก็บไว้ในโฟลเดอร์เดิมจากนั้นสร้างไฟล์ชื่อเดียวกันกับโปรเจค สำหรับเก็บงานวงจรในรูปที่ 5 ใช้ชิพ EP3C10E144C8 แล้วทำการคอมไพล์ให้เรียบร้อย



5. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) ให้ตั้งค่าแสดงผลจำลองการทำงานดังนี้

End Time = 0.5 us


Grid Size = 1 ns

สัญญาณอินพท

clk ให้เป็นแบบนาฬิกา period 100 ns, offset 0

- R ให้เป็นแบบนาฬิกา period 300 ns, offset 15 ns
- S ให้เป็นแบบนาฬิกา period 200 ns, offset 15 ns

จำลองการทำงานโหมด "Functional mode" บันทึกผลที่ได้ลงในรูปที่ 6



รูปที่ 6

หมายเหตุ 1. สัญลักษณ์ 🎆 ในกราฟของ Quartus II หมายถึงการไม่ทราบค่า (unknown) 2. การอ่านค่ากราฟในจดที่มีการเปลี่ยนค่าจะอ่านแบบกราฟมีค่าต่อเนื่องทางขวา

ผลการทดลอง

ให้สังเกตทุกจุดของเอ้าท์พุท Q และ nQ (not Q , $ar{\mathbf{Q}}$) ที่มีการเปลี่ยนแปลง

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 4 / 9

```
เมื่อ clk= '......' R= '.......' S= '.......' ค่าเอ้าท์พุท Q =.......,
ที่ t= 200 ns
                                                                                      nO =.....
                 เมื่อ clk= '...0...' R= '...1...' S= '...0...' ค่าเอ้าท์พุท Q =....1....,
ที่ t= 215 ns
                 ที่ t= 250 ns
                 เมื่อ clk= '...... 'R= '..... 'S= '.... 'ค่าเอ้าท์พท Q =......
ที่ t= 300 ns
                 เมื่อ clk= '...... 'R= '...... 'S= '...... 'ค่าเอ้าท์พูท Q =......
ที่ t= 315 ns
                 เมื่อ clk= '.....' R= '.....' S= '.....' ค่าเอ้าท์พุท Q = ......, เมื่อ clk= '.....' R= '.....' S= '.....' ค่าเอ้าท์พุท Q = ......,
ที่ t= 350 ns
                                                                                      nQ =.....
ที่ t= 400 ns
                 เมื่อ clk= '......' R= '...0...' S= '...0...' ค่าเอ้าท์พุท Q =.....1...,
ที่ t= 415 ns
                 เมื่อ clk= '....' R= '....' S= '.....' ค่าเอ้าท์พุท Q =.......
ที่ t= 450 ns
                 เมื่อ clk= '...1..' R= '...0...' S= '....1..' ค่าเอ้าท์พุท Q =.....0...,
ที่ t= 465 ns
                                                                                      nQ =....
```

ข) จากผลการทดลองข้างต้นสามารถสรุปเป็นหลักการทำงาน หรือคุณ
สมบัติของวงจร Gated SR Latch ได้คือ เมื่อ Clk = 0 ให่ว่า R&S 4เม็ค
เก่าใด Out put 1: คาสถาน: เดิมากค่าก่านขนา และเมื่อ clk = 1
และเมื่อ R = 0 & 8 = 0 คา Output 1: คาสถาน: เดิม , R = 1 & S = 0
คา Out put Q = 0 (Reset), R = 0 , S = 1 คา Output Q = 1 (Set)
และเมื่อ R & S & คา 1 & ผ Q & nQ = 1


Clk	S	R	Q(t+1)
0	х	х	Qcti
1	0	0	Qct)
1	0	1	0
1	1	0	1
1	1	1	X

ค) สถานะ Q(t+1) ในตารางความจริง มีความหมายว่าอย่างไร

สถาพ:กัดไปของ Output

ลายเซ็นอาจารย์ผู้ควบคุม...../....../....../

- 6. ให้**ปิดโปรเจค**ที่สร้างในขั้นตอน 4-5 ก่อนที่จะทำการทดลองต่อไป
- 7. สร้างโปรเจคชื่อ "GatedDLatch" ขึ้นมาและให้เก็บไว้ในโฟลเดอร์เดียวกันกับโปรเจคที่สร้างตอนก่อนหน้า จากนั้นสร้างวงจรทดลองดังรูปที่ 7 ให้ใช้ชิพ EP3C10E144C8
- 8. ทำการคอมไพล์ให้เรียบร้อยและสร้าง Symbol file เพื่อเตรียมใช้งานในขั้นตอนถัดไป



รูปที่ 7

9. สร้างไฟล์แสดงแผนภาพทางเวลา ดังรูปที่ 8 กำหนดค่าสำหรับแสดงผลจำลองการทำงานโดยให้

End Time = 0.5 us Grid Size = 1 ns

สัญญาณอินพุท clk ให้เป็นแบบนาฬิกา period 100 ns, offset 0

D ให้เป็นแบบนาฬิกา period 200 ns, offset 25,

จำลองการทำงานโหมด Functional mode บันทึกผลที่ได้ลงในรูปที่ 8


ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ




หน้า 5 / 9



ผลการทดลอง ให้สังเกตทุกจุดของเอ้าท์พุท Q และ nQ (not Q , $ar{\mathbf{Q}}$) ที่มีการเปลี่ยนแปลง






clk	D	Q(t+1)
0	х	acti
1	0	0
1	1	1

ลายเซ็นอาจารย์ผู้ควบคุม...../....../.......

การทดลองตอนที่ 2 วงจร Flip-Flop

- 10. ให้<u>ปิ**ดโปรเจค**</u>ที่สร้างมาในขั้นตอนที่ 7-9 ก่อนที่จะทำการทดลองต่อไป
- 11. สร้างโปรเจคชื่อ "MasterSlaveDFF" ขึ้นมาและให้เก็บไว้ในโฟลเดอร์เดิม ทำการสร้างวงจรในรูปที่ 9 โดย ใช้อุปกรณ์ GatedDLatch จาก symbol file ที่ได้จากการทดลองในข้อ 7-9 ใช้ชิพ EP3C10E144C8 จากนั้นทำการคอมไพล์ให้เรียบร้อย



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 6/9

12. สร้างไฟล์แสดงแผนภาพทางเวลา กำหนดค่าสำหรับแสดงผลจำลองการทำงานให้มีค่า

End Time = 0.5 us


Grid Size = 1 ns

สัญญาณอินพุท

clk ให้เป็นแบบนาฬิกา period 100 ns, offset 0

D ให้เป็นแบบนาฬิกา period 250 ns, offset 10 ns,

จำลองการทำงานโหมด Functional mode บันทึกผลที่ได้ลงในรูปที่ 10



หมายเหตุ : 1. สัญลักษณ์ '†' หมายถึง มีการเปลี่ยนค่า จาก 0→1 ส่วน '↓'เปลี่ยนจาก 1→0 2. สัญลักษณ์ 🎆 ในกราฟของ Quartus II หมายถึงการไม่ทราบค่า (unknown)

ฐปที่ 10

สังเกตผลการทดลอง

ข) เอ้าท์พุท Q เปลี่ยนเป็นค่าเดียวกันกับอินพุท D เมื่อ clk = 🗼 นใช ของา ลว 👈 Clk

ค) จากผลการทดลอง ให้สรุปหลักการทำงานหรือคุณสมบัติ ของวงจุร Master Slave D Flip-Flop ได้ดังนี้

120 clk = 1 Output 7: A)20176: 102175, clk = 0 & 1 Ph Output 1: Aninams Warne Was lag wa: who clk = + Oudput Q 9: & Anim TU ATTO INPUT D



nQ =

ลายเซ็นอาจารย์ผู้ควบคุม.....

- 13. ให**้ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 10-12
- 14. สร้างโปรเจคชื่อ "ALL FLIP FLOP" เก็บไว้ในโฟลเดอร์ เดิมสร้างไฟล์ชื่อเดียวกันกับโปรเจคขึ้นมาเก็บวงจรทดลอง ในรูปที่ 11 คอมไพล์ให้เรียบร้อย

ในไลบรารี่ของ Quartus II อุปกรณ์ D Flip-Flop ใช้ชื่อเป็น dff อุปกรณ์ JK Flip-Flop ใช้ชื่อเป็น jkff อปกรณ์ T Flip-Flop ใช้ชื่อเป็น tff

รูปที่ 11

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 7 / 9


15. สร้างไฟล์แสดงแผนภาพทางเวลา กำหนดค่าสำหรับแสดงผลจำลองการทำงานโดยให้มีค่าดังกราฟในรูปที่ 12

End Time = 1.0 us Grid Size = 1 ns


สัญญาณอินพุท clk ให้เป็นแบบนาฬิกา period 100 ns, offset 0 ns

- D ให้เป็นแบบนาฬิกา period 60 ns, offset 10 ns
- J ให้เป็นแบบนาฬิกา period 80 ns, offset 20 ns
- K ให้เป็นแบบนาฬิกา period 40 ns, offset 20 ns
- T ให้เป็นแบบนาฬิกา period 1000 ns, offset 0 ns


กราฟแสดงค่าสัญญาณอินพุท clk, D ,J, K, T




16 จำลองการทำงานโหมด Functional mode บันทึกผลที่ได้ลงในรูปที่ 13 -15



ผลจำลองการทำงานของ JK Flip-Flop (เปรียบเทียบระหว่างสัญญาณ clk, J, K , Q JKFF)



ผลจำลองการทำงานของ T Flip-Flop (เปรียบเทียบระหว่างสัญญาณ clk, T , Q TFF)



ผลการทดลอง หมายเหตุ : ให้ใช้สัญลักษณ์ '†' แทนการ มีการเปลี่ยนค่า จาก 0→1 ส่วน '↓'เปลี่ยนจาก 1→0 ในการเขียนตารางความจริง

- ก) จากรูปที่ 13 ค่าของอินพุท D ไปปรากฏที่เอ้าท์พุท Q_DFF เมื่อ clk มีค่า....... 🕇 🤇 🗘 🐧 🗥 🗥 🔭
- ข) จากผลการทดลอง สรุปหลักการทำงาน (คุณสมบัติ) หรือสมุการ หรือ ตารางความจริงของวง

clk	D	Q(t+1)
+	Х	Sp.
1	0	0
1	1	1

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 8 / 9

ค) จาก	าราไที่ 14	ค่าของเอ้าท์พท <i>C</i>	JKFF จะเกิดการเปลี่ยนแปลงเมื่อ	clk มีค่า	🕈 (ของหนึ่น)
--------	------------	-------------------------	--------------------------------	-----------	--------------

ง) ให้เขี่ยนความสัมพันธ์กันระหว่างสัญญาณ J K และ Q_JKFF โดยเขียนเป็น
สมการหรือ ตารางความจริง ...นื่อ clk= 1 และ J= 0 & K= 0 Output
ช.คาสกาง: เดิม , J= 0 & K= 1 Output Q ช.มัค 1 , J= 1 , K= 0
Output Q ช.มัค 1 , J & K = 1 ค Output จะมัค อบารามถึง Logic อื่อนหน้า
II ช.เมื่อ clk = ↓ Output จะคาสกาม: เดิมไว้

clk	J	K	Q(t+1)		
+	×	×	Qcti		
1	0	0	@ (4)		
1	0	1	0		
1	1	0	1		
1	1	1	Qct)		



การทดลองตอนที่ 3 สร้างวงจร Flip-Flop ด้วยภาษา VHDL

- 17. ให**้ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 10-16 ก่อนที่จะทำการทดลองต่อไป
- 18. เขียนภาษา VHDL ดังในรูปที่ 16 และ 18
 - a) ให้สร้างโปรเจคขึ้นให[้]ม่ สำหรับเก็บงาน Designed ของแต่ละรูป และเก็บไฟล์ไว้ในโฟลเดอร์เดิม ไฟล์เก็บชิ้นงาน (Designed file) ให้ใช้ชื่อ *****.VHD (ดูคำอธิบายในแต่ละรูป)
 - b) ทำการคอมไพล์ และจำลองการทำงานในโหมด Functional Mode ดังรูปที่ 17 และรูปที่ 19
 - c) เปรียบเทียบกับผลที่ได้จากการออกแบบด้วยวิธีการ เขียนด้วยวงจรลอจิก (การทดลองข้อที่1-16)
 - d) แจ้งอาจารย์ผู้สอนเพื่อตรวจผลการทดลอง ให้ครบทุกอุปกรณ์


ชื่ออุปกรณ์ : D Flip-Flop ชื่อโปรเจค : DFF_VHD ชื่อไฟล์ : DFF_VHD.vhd LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY DFF_VHD IS
 PORT (D, clk : IN STD_LOGIC;
 Q_DFF : OUT STD_LOGIC);

END DFF_VHD;

ARCHITECTURE Behavior OF DFF_VHD IS
BEGIN
 PROCESS (clk)
BEGIN
 IF clk' EVENT AND clk = '1' THEN
 Q_DFF <= D;
 END IF;
END PROCESS;
END Behavior;

ผลจำลองการทำงานของ D Flip-Flop (เปรียบเทียบระหว่างสัญญาณ clk, D, Q DFF)



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



หน้า 9 / 9

ชื่ออุปกรณ์ : D Flip-Flop with asynchronous

ชื่อโปรเจค : DFFasync_VHD ชื่อไฟล์ : DFFasync VHD.vhd

บันทึกผลการทดลอง

ก) เปรียบเทียบผลการทดลองในรูปที่ 13 และรูปที่ 17

<u>Am เพลากร Simulate ใน เพลสาหร์ เหลือน กัน</u> <u>น้ำเคือ เลือ clk = o output คลสาหาเดิม</u> clk = o output ละเปลี่ยน แปลอ เพล Input C


LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY DFFasync_VHD IS
PORT (D, Resetn, Clock : IN STD_LOGIC;
Q : OUT STD_LOGIC);

END DFFasync_VHD;


ARCHITECTURE Behavior OF DFFasync_VHD IS
BEGIN
PROCESS (Resetn, Clock)
BEGIN
IF Resetn = '0' THEN
Q <= '0';
ELSIF Clock'EVENT AND Clock = '1' THEN
Q <= D;
END IF;
END PROCESS;
END Behavior:

ผลจำลองการทำงานของ D Flip-Flop with asynchronous clear (clock, D, Q, Resetn)



- ข) อุปกรณ์ D Flip-Flop ที่มีการเพิ่มขาควบคุมชื่อ Resetn (ขาควบคุมนี้ทำงานเป็น asynchronous clear) ดัง รูปที่ 18 มีการทำงานที่แตกต่างจาก D Flip-Flop ในรูปที่ 16 อย่างไร โป๋ปากัสแห้ว พระป คิ Output เป็น 0 โดชไม่ สาสา Clock รากรูปส่ 19 คะเน็นว่าในช่วว Resety = 0 โม่น clock คะมัสาเท็ก Output คะถูกควะดูมในเป็น 0 คลอด เวลา
- ค) ขาควบคุมที่ทำงานแบบ asynchronous มีการทำงานอย่างไร <u>ควาคุม การแลดงผลงะ Output ดับคำองหัวเอง</u> โลชไม่สนใจงา Clock ช่อ Input อื่น

น.ศ. รู้ได้อย่างไร ให้อธิบ^ายวิธีการพิสูจน์ว่าขาควบคุมที่ถูกกล่าวอ้างมานั้นทำหน้าที่เป็น asynchronous clear



งานมอบหมายท้ายการทดลอง

ลายเซ็นอาจารย์ผู้ควบคุม...../...../....../

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดและรวมใส่ท้ายเอกสารการทดลอง ส่งอาจารย์ผู้สอนในคราวถัดไป)

- 1) ให้สร้างอุปกรณ์ JK Flip-Flop โดยใช้ภาษา VHDL พร้อมทั้งพิสูจน์การทำงานด้วย timing diagram
- 2) ให้สร้างอุปกรณ์ T Flip-Flop โดยใช้ภาษา VHDL พร้อมทั้งพิสูจน์การทำงานด้วย timing diagram

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้า พระนครเหนือ



T Flip-flop CVHDL) 1 -- VHDL for T flip-flop --2 LIBRARY ieee ; USE ieee.std_logic_ll64.all ; Flow Status Successful - Thu Sep 02 02:49:50 2021 Quartus II Version 8 1 Build 163 10/28/2008 SJ Web Edition ENTITY TFF_VHD IS Revision Name PORT (T, clk : IN STD_LOGIC ; Top-level Entity Name TFF VHD Q TFF : OUT STD LOGIC) ; END TFF VHD ; Cyclone III 8 Family Device EP3C10E144C8 ■ ARCHITECTURE Behavior OF TFF_VHD IS 10 Timing Models Final SIGNAL X : STD LOGIC ; Met timing requirements N/A 12 1/10,320 (< 1%) Total logic elements 13 Total combinational functions 1/10,320 (< 1%) PROCESS (clk) 14 Dedicated logic registers 1 / 10,320 (< 1 %) 15 BEGIN Total registers 16 IF clk 'event and clk='1' THEN Total pins 3/95(3%) IF T = '0' THEN 17 Total virtual pins 18 X <= X ; 0 / 423,936 (0%) Total memory bits 19 ELSIF T= '1' THEN Embedded Multiplier 9-bit elements 0 / 46 (0 %) 20 $X \le NOT X$; 0/2(0%) 21 END IF ; END IF ; 22 23 END PROCESS ; Q TFF <= X ; 24 c Compilation) 25 END Behavior ; 26 ■ (VHDL code) 384,0 ns 448,0 ns 512,0 ns 576,0 ns 0 ps 64.0 ns 128,0 ns 192,0 ns 256,0 ns 320,0 ns 640,0 ns 704,0 ns 768,0 ns 832,0 ns 896,0 ns 0 ps clk H O H 0 Q_TFF H₀ (functional mode) 64.0 ns 128,0 ns 192,0 ns 256,0 ns 320,0 ns 384,0 ns 448,0 ns 512,0 ns 576,0 ns 640,0 ns 704,0 ns 768,0 ns 832,0 ns 896,0 ns Value at Name clk H 0 H O Q_TFF H 0 (timing mode)