

หน้า 1 / 10

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์				ภาคการศึกษาที่	ปีการศึกษา
รหัสวิชา	010113026	ชื่อวิชา	Digital Laboratory	ตอนเรียน	หมายเลขโต๊ะ
อาจารย์ผู้ส	สอน		เวลาที่ทำการทดลอ	งวัน	ที่

## การทดลองที่ 4

### Combinational-Circuit Building Block

### <u>วัตถุประสงค์</u>

- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกทได้
- 2. เพื่อให้เข้าใจวิธีการสร้างอุปกรณ์ที่ซับซ้อน โดยอาศัยการต่อวงจรด้วยเกทพื้นฐาน
- 3. เพื่อให้เข้าใจคุณลักษณะพื้นฐานของ มัลติเพล็กเซอร์ ดีมัลติเพล็กเซอร์
- 4. เพื่อให้เข้าใจคุณลักษณะพื้นฐานของ เอ็นโค้ดเดอร์ ดีโค้ดเดอร์
- 5. เพื่อให้เข้าใจหลักการทำงานของตัวเปรียบ 4-bit Comparator

### เครื่องมือและอุปกรณ์

้. 1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.0 (Student Edition) ขึ้นไป

### การทดลองตอนที่ 1 หลักการทำงานของมัลติเพล็กเซอร์ 4-to-1 Multiplexer


คำแนะนำ: ในการทดลองนี้ จะเป็นมีรูปแบบ เป็นการสร้างโปรเจคที่ใหม่ขึ้นมาท่อทุ้มคลุมโปรเจคเก่า ไว้เป็นขั้นๆ เช่นในข้อ 1-3 เราจะสร้างอุปกรณ์ชื่อ MUX4to1 ขึ้นมา

### คำสั่งการทดลอง

- 1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานขึ้นใหม่เพื่อเก็บงานที่จะทด ลองในการทดลองนี้ชื่อ "Lab04Combicc"จากนั้นให้สร้างโปรเจค ชื่อ "Mux4to1" ขึ้นมา ดังรูปที่ 1 ให้ใช้ชิพ EP3C10E144C8
- 2. เขียนวงจรมัลติเพล็กเซอร์ขนาด 4-to-1 ดังรูปที่ 2 ด้วย Graphic Editor Tool
  - ทำการคอมไพล์วงจรให้เรียบร้อย
  - สร้าง symbol ของวงจร โดยไปที่เมนู

### File >> create/update

>> Create symbol file for current file



3. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram)

ตั้งค่า End Time = 1.0 us และ Grid Size = 1 ns (ดูในเมนู Edit >> End time)

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ ปรับปรุง มิ.ย. 2559 โดย อ.วัชระ ภัคมาตร์ 010113026 Digital Laboratory

รูปที่ 2

C:\altera\80\quartus\LabD@it\Lab04Combi

What is the name of this project?

Mux4to1

What is the name of the top-level design enteractly match the entity name in the design f

รูปที่ 1



หน้า 2 / 10


4. กำหนดสัญญาณอินพุท w0, w1, w2 และ w3 ให้มีรูปคลื่นเป็นแบบสัญญาณนาฬิกา โดยสัญญาณและเลือกที่ แถบเครื่องมือสร้างรูปคลื่น ดังรูปที่ 3a จากนั้นกำหนดค่าต่างๆตามรูปที่ 3b, 3c, 3d, และ 3e ตามลำดับ

ค่าพารามิเตอร์ของ w0 End time: 0.25 us OK Cancel










รูปที่ 3b

รูปที่ 3e

- 5. กำหนดของ s0 และ s1 ให้มีรูปคลื่นแบบนาฬิกาดังรูปที่ 4
  - s0 : Period = 500 ns s1 : Period 1000 ns
- 6. จำลองการทำงานในโหมด Functional บันทึกผลในกราฟรูปที่ 4

#### บันทึกผลการทดลอง



สมการของ f = ขาสัญญาณ s1 s0 ของอุปกรณ์ที่ชื่อ Mux4to1 มีหน้าที่อะไร .......... ให้อธิบายหลักการทำงานของอุปกรณ์ที่ชื่อ Mux4to1 .....

ลายเซ็นอาจารย์ผู้ควบคุม...../....../....../

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




หน้า 3 / 10

### การทดลองตอนที่ 2 หลักการทำงานของ 2-to-4 Decoder

- 7. ให้ปิดโปรเจคเดิม
- 8. สร้างโปรเจคใหม่ชื่อ "2to4Decoder" โดย**เก็บไว้ในโฟลเดอร์เดิม**(ข้อที่ 1 6) ใช้ชิพ EP3C10E144C8
- 9. ใช้ Graphic Editor Tool เขียนวงจรดีโค๊ดเดอร์ขนาด 2-to-4 ดังรูปที่ 5 เก็บไว้ในไฟล์ชื่อเดียวกันกับโปรเจค แล้วทำการคอมไพล์ให้เรียบร้อย
- 10. สร้าง symbol file ของวงจร

File >> create/update

>> Create symbol file for current file



### รูปที่ 5

- 11.สร้างไฟล์แสดงแผนภาพทางเวลา กำหนดค่าของพารามิเตอร์แสดงผลจำลองการทำงานโดยให้มีค่าดังนี้
  - End Time = 500 ns Grid Size = 1 ns (ดูที่เมนู Edit >> Grid size)
  - กำหนดสัญญาณอินพุท En, w0 และ w1 ให้มีรูปคลื่นดังในรูปที่ 6 โดย


En กำหนดให้ Start time = 10 ns , Period = 400 ns Duty Cycle[%] = 50

w1 กำหนดให้ Start time = 0 ps , Period = 200 ns Duty Cycle[%] = 50

wo กำหนดให้ Start time = 0 ps , Period = 100 ns Duty Cycle[%] = 50

12. ให้ทำการจำลองการทำงานโหมด Functional mode บันทึกผลลงในกราฟรูปที่ 6

#### บันทึกผลการทดลอง



ูรูปที่ 6

เมื่อ w1= '0' w0= '0' สัญญาณ ....... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว) เมื่อ w1= '0' w0= '1' สัญญาณ ...... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว) เมื่อ w1= '1' w0= '0' สัญญาณ ...... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว) เมื่อ w1= '1' w0= '1' สัญญาณ ...... เป็นเอ้าท์พุทที่ถูกเลือก (ค่าเป็น '1' เพียงตัวเดียวจากทั้งหมด4ตัว)

สมการของเอ้าท์พุท =

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




หน้า 4 / 10

ขาสัญญาณ w1 w0 ของอุปกรณ์ที่ชื่อ <b>2to4Decode</b> มีหน้าที่อะไร							• • • • • • • • • • • • • • • • • • • •
ให้อธิบายหลักการทำงานของอุปกรณ์ที่ชื่อ 2to4Decode							
จากผลการทดลองในรูปที่ 6 ให้เขียนตารางความจริง	En	w1	w0	y0	y1	y2	уЗ
	1	0	0				
	1	0	1				
	1	1	0				
	1	1	1				
ลายเซ็นอาจารย์ผู้ควบคุม///	^						

## การทดลองตอนที่ 3 หลักการทำงานของ 1-to-4 Demultiplexer

- 13. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 7 12 ก่อนที่จะทำการทดลองต่อไป
- 14. สร้างโปรเจคชื่อ "**1to4Demux**" ขึ้นมาใหม่โดย**ให้เก็บไว้ในโฟลเดอร์เดิม**

ให้ใช้ชิพ EP3C10E144C8 จากนั้นเขียน วงจรดีมัลติเพล็กเซอร์ 1-to-4 ในรูปที่ 7 เก็บไว้ในไฟล์ชื่อเดียวกันกับชื่อโปรเจค




- 15. ทำการคอมไพล์ พร้อมสร้าง symbol file
  File >> create/update
  - >> Create symbol file for current file
- 16. สร้างไฟล์แสดงแผนภาพทางเวลาของของสัญญาณ โดยให้ s1 s0 และ en มีรูปคลื่นดังรูปที่ 8 จำลองการทำงานในโหมด Functional mode บันทึกผลการทำงานลงในกราฟรูปที่ 8

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 5 / 10

#### บันทึกผลการทดลอง



หมายเหต: x เป็นสัญญาณแบบรายคาบ Period=50 ns, duty cycle=25%

รูปที่ 8

ถ้าสัญญาณขา en = '1' และ

s1= '0' s0= '0' สัญญาณจากอินพุทถูกเลือกให้ไปที่ขาเอ้าท์พุทชื่อ..... (มีเพียงขาเดียวจากที่มี4ขา) s1= '0' s0= '1' สัญญาณจากอินพุทถูกเลือกให้ไปที่ขาเอ้าท์พุทชื่อ.....

(มีเพียงขาเดียวจากที่มี4ฑา) (มีเพียงขาเดียวจากที่มี4ขา)

s1= '1' s0= '0' สัญญาณจากอินพุทถูกเลือกให้ไปที่ขาเอ้าท์พุทชื่อ...... s1= '1' s0= '1' สัญญาณจากอินพุทถูกเลือกให้ไปที่ขาเอ้าท์พุทชื่อ.....

(มีเพียงขาเดียวจากที่มี4ขา)

ถ้าสัญญาณขา en = '0' มีสัญญาณอินพุทไปปรากฏที่เอ้าท์พุทหรือไม่ ...... เพราะเหตุใด .....

ขาสัญญาณ s1 s0 อุปกรณ์ที่ชื่อ **1to4Demux** มีหน้าที่อะไร.....


ขาสัญญาณ en มีหน้าที่อะไร......

อุปกรณ์ที่ชื่อ 1to4Demux มีสมการเอ้าท์พุทคือ

ลายเซ็นอาจารย์ผู้ควบคุม...../....../....../

#### การทดลองตอนที่ 4 หลักการทำงานของ 4-to-2 Priority Encoder

- 17. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอน ที่ 13 - 16 ก่อนที่จะทำการทดลองต่อไป
- 18. สร้างโปรเจคชื่อ "4to2PrioEncode" ขึ้นมาใหม่โดย**ให้เก็บไว้ในโฟลเดอร์เดิม** เขียนวงจรในรูปที่ 9 บันทึกในไฟล์ชื่อ เดียวกันกับโปรเจค ทำการคอมไพล์ ให้เรียบร้อย



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




หน้า 6 / 10

19. สร้าง symbol file เตรียมไว้ใช้งานขั้นต่อไป

#### File >> create/update >> Create symbol file for current file

20. สร้างไฟล์แสดงแผนภาพทางเวลาของของสัญญาณ โดยให้ w3 w2 w1 w0 มีรูปคลื่นดังรูปที่ 10 จำลองการทำงานในโหมด Functional mode บันทึกผลลงในกราฟรูปที่ 10

#### บันทึกผลการทดลอง



### รูปที่ 10

เมื่อ w3='0',w2='0',w1='0',w0='0' ได้เอ้าท์พุท z = ..... y1= ..... y0=.... ค่าเลขฐานสิบของ y<sub>1</sub>y<sub>0</sub>= ..... เมื่อ w3='0',w2='0',w1='0',w0='1' ได้เอ้าท์พุท z = ..... y1= ..... y0=.... ค่าเลขฐานสิบของ y<sub>1</sub>y<sub>0</sub>= ..... เมื่อ w3='0',w2='0',w1='1',w0='1' ได้เอ้าท์พุท z = ..... y1= ..... y0=.... ค่าเลขฐานสิบของ y<sub>1</sub>y<sub>0</sub>= ..... เมื่อ w3='0',w2='1',w1='1',w0='1' ได้เอ้าท์พุท z = ..... y1= ..... y0=.... ค่าเลขฐานสิบของ y<sub>1</sub>y<sub>0</sub>= ..... เมื่อ w3='1',w2='1',w1='1',w0='1' ได้เอ้าท์พุท z = ..... y1= ..... y0=.... ค่าเลขฐานสิบของ y<sub>1</sub>y<sub>0</sub>= ..... ค่าของ z จะเป็น '1' เมื่อ ..... หัเปรียบเทียบทั้ง 4 กรณีข้างต้นที่มีค่าของ z = '1' y<sub>1</sub>y<sub>0</sub> (มีค่าเลขฐานสิบ) = 0 เมื่อมีอินพุทเข้าที่ขา .....

 $y_1y_0$  (มคาเลขฐานสบ) = 0 เมื่อมอนพุทเขาทขา  $y_1y_0$  (มีค่าเลขฐานสิบ) = 1 เมื่อมีอินพุทเข้าที่ขา  $y_1y_0$  (มีค่าเลขฐานสิบ) = 2 เมื่อมีอินพุทเข้าที่ขา

 $y_1y_0$  (มีค่าเลขฐานสิบ) = 2 เมื่อมีอินพุทเข้าที่ขา  $y_1y_0$  (มีค่าเลขฐานสิบ) = 3 เมื่อมีอินพุทเข้าที่ขา

ระหว่างอินพุทขา w3, w2, w1, w0 ขาอินพุทใดที่มีความ**สำคัญมากที่สุด** ขาอินพุทใดที่มีความ**สำคัญน้อยที่สุด** 

ให้อธิบายหลักการทำงานของอุปกรณ์ Priority Encoder

ลายเซ็นอาจารย์ผู้ควบคุม....../....../....../


## การทดลองตอนที่ 5 หลักการทำงานของ 4-bit Comparator Circuit

- 21. ให้ทำการ**ปิดโปรเจค**ที่สร้างมาในขั้นตอนที่ 17 20 ก่อนที่จะทำการทดลองต่อไป
- 22. สร้างโปรเจคชื่อ "4BitComparator" ขึ้นมาใหม่โดย**ให้เก็บไว้ในโฟลเดอร์เดิม**



หน้า 7 / 10

- 23. สร้างไฟล์ใหม่ขึ้นมาให้มีชื่อเดียวกันกับโปรเจคเพื่อเขียนวงจรในรูปที่ 11
- 24. คอมไพล์และสร้าง symbol file ของวงจรก่อนทำการทดลองขั้นต่อไป




- 25. สร้างไฟล์แสดงแผนภาพทางเวลาดังรูปที่ 12 โดยให้ดำเนินการตามขั้นตอนต่อไปนี้
  - a) กำหนดค่าของพารามิเตอร์สำหรับแสดงผลจำลองการทำงานโดยให้มีค่าดังนี้

End Time = 1.0 us Grid Size = 1 ns

- b) จัดกลุ่มให้แสดงผลเป็นแบบ Hexadecimal โดย
  - a3, a2, a1, a0 จัดเข้าเป็นกลุ่ม A ให้มีค่าเป็นแบบเลขนับ (Count value, ด**ูวิธีทำในหน้าถัดไ**ป) เริ่มนับจาก 0 เพิ่มขึ้นครั้งละ 4 ทุกๆ 100 ns
  - b3, b2, b1, b0 จัดเข้าเป็นกลุ่ม B ให้มีค่าเป็นแบบเลขนับ (Count value) เริ่มนับจาก 0 เพิ่มขึ้นครั้งละ 1 ทุกๆ 100 ns
- 26. จำลองการทำงานในโหมด Functional mode และบันทึกผลที่ได้ลงในรูปที่ 12

#### บันทึกผลการทดลอง



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



หน้า 8 / 10

AgtB	จะมีสถานะลอจิกเป็น	"1"	เมื่อ
	จะมีสถานะลอจิกเป็น	"0"	เมื่อ
			ลายเซ็นอาจารย์ผ้ควบคม///

### วิธีการสร้างสัญญาณแบบระบบเลขนับ (Count value) ตามการทดลองข้อ 25

- 1) ใช้เม้าส์เลือกสัญญาณที่ต้องการ เช่นสัญญาณ A จะปรากฏแถบสีน้ำเงิน ขึ้นที่รูปกราฟของสัญญาณนั้นๆ
- 2) จากนั้นใช้เม้าส์คลิ๊กที่แถบเครื่องมือแบบ Count ดังในรูปที่ 13
- 3) จะปรากฏเมนูให้ตั้งค่า สำหรับสัญญาณในรูปที่ 12 ให้กำหนดค่าต่างๆ ดังนี้


### สัญญาณอินพุท A

```
ที่แทป Counting ให้ Start value: 0 , Increment by: 4 ที่แทป Timing ให้ Period: 50 ns
```

### สัญญาณอินพุท B

ที่แทป Counting ให้ Start value: 0 , Increment by: 1

ทีแทป Timing ให้ Period: 50 ns



## การทดลองตอนที่ 6 ภาษา VHDL ของอุปกรณ์ที่มีฟังก์ชั่นการทำงานซับซ้อน

- 27. ให้เขียนภาษา VHDL ดังในรูปที่ 14 -18
  - a) ให้สร้างโปรเจคขึ้นใหม่ สำหรับเก็บงาน Designed ของแต่ละรูป และเก็บไฟล์ไว้ในโฟลเดอร์เดิม ไฟล์เก็บชิ้นงาน (Designed file) ให้ใช้ชื่อ \*\*\*\*\*.VHD (\*\*\*\*\* ดูคำอธิบายของในแต่ละรูป)
  - b) คอมไพล์และจำลองการทำงานในโหมด Functional เปรียบเทียบกับผลที่ได้จากการออกแบบโดยใช้เกท พื้นฐาน

```
1 -- VHDL code for a 4-to-1 multiplexer.
3 LIBRARY ieee ;
4 USE ieee.std logic 1164.all;
6 =ENTITY Multiplex4t1 IS
7 = PORT ( w0, w1, w2, w3 : IN STD_LOGIC ;
      s : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
f : OUT STD_LOGIC );
10 END Multiplex4t1;
11
                                                    ชื่ออุปกรณ์ : 4-to-1 Multiplexer
12 =ARCHITECTURE Behavior OF Multiplex4t1 IS
13 = BEGIN
                                                    ชื่อโปรเจค : Multiplex4t1
       WITH s SELECT
14
                                                             : Multiplex4t1.vhd
          f <= w0 WHEN "00",
                     w1 WHEN "01" ,
                                                    ให้เปรียบเทียบผลการจำลองกับรูปที่ 4
                      w2 WHEN "10",
17
                      w3 WHEN OTHERS ;
                                                                           รูปที่ 14
19 END Behavior ;
```

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ



```
--VHDL code for a 2-to-4 binary decoder
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 = ENTITY decoder2t4 IS
     PORT ( w : IN STD LOGIC VECTOR(1 DOWNTO 0);
              En : IN STD_LOGIC ;
 9
              y : OUT STD LOGIC VECTOR(0 TO 3) );
10
       END decoder2t4:
11
12 = ARCHITECTURE Behavior OF decoder2t4 IS
13
       SIGNAL Enw : STD LOGIC VECTOR(2 DOWNTO 0) ;
14 =
        BEGIN
          Enw <= En & w ;
15
           WITH Enw SELECT
                        "1000" WHEN "100",
"0100" WHEN "101",
17
              у <=
18
                        "0010" WHEN "110" ,
19
                        "0001" WHEN "111" .
20
                         "0000" WHEN OTHERS;
21
22
        END Behavior :
```

ชื่ออุปกรณ์ : 2-to-4 Binary Decoder

ชื่อโปรเจค: decoder2t4

ชื่อไฟล์ : decoder2t4.vhd

ให้เปรียบเทียบผลการจำลองกับรูปที่ 6

รูปที่ 15

```
--VHDL code for a Demultiplexer 1-to-4
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 ENTITY demultiplex1t4 IS
7 PORT ( x : IN STD_LOGIC; 8 : IN STD_LOGIC_VECTOR(1 DOWNTO 0);
               y0, y1 : OUT
                                 STD_LOGIC;
STD_LOGIC);
 9
                y2, y3 : OUT
10
       END demultiplex1t4;
11
                                                              ชื่ออุปกรณ์ : 1-to-4 Demultiplexer
12
13 *ARCHITECTURE Behavior OF demultiplex1t4 IS
                                                              ชื่อโปรเจค: demultiplex1t4
14 BEGIN
15
            y0 <= x WHEN s="00" ELSE '0';
            y1 <= x WHEN s="01" ELSE '0';
y2 <= x WHEN s="10" ELSE '0';
y3 <= x WHEN s="11" ELSE '0';
                                                              ชื่อไฟล์ : demultiplex1t4.vhd
16
17
                                                              ให้เปรียบเทียบผลการจำลองกับรูปที่ 8
1.8
19
        END Behavior ;
```

รูปที่ 16

```
1 --VHDL code for a priority encoder
 3 LIBRARY ieee;
 4 USE ieee.std logic 1164.all;
 6 =ENTITY priority IS
 7 =
     PORT ( w : IN STD LOGIC VECTOR(3 DOWNTO 0) ;
               y : OUT STD LOGIC VECTOR(1 DOWNTO 0) ;
 9
               z : OUT STD LOGIC ) ;
10
       END priority ;
11
12 = ARCHITECTURE Behavior OF priority IS
                                                      ชื่ออุปกรณ์ : 4-to-2 Priority Encoder
13 =
     BEGIN
                    "11" WHEN w(3) = '1' ELSE
                                                      ชื่อโปรเจค : priority
1.4
15
                    "10" WHEN w(2) = '1' ELSE
                                                      ชื่อไฟล์ : priority.vhd
                     "01" WHEN w(1) = '1' ELSE
                     "00";
17
                                                      ให้เปรียบเทียบผลการจำลองกับรูปที่ 10
1.8
            z \le "0" WHEN W = "0000" ELSE '1';
19
                                                                              รูปที่ 17
20
       END Behavior;
```



หน้า 10 / 10

```
VHDL code for a four-bit comparator (unsigned)
 3 LIBRARY ieee;
 4 USE ieee.std_logic_1164.all;
 5 USE ieee.std_logic_unsigned.all;
 7 =ENTITY compare IS
8 = PORT (A, B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
9 AeqB : OUT STD_LOGIC;
10 AgtB : OUT STD_LOGIC;
11 AltB : OUT STD_LOGIC);
10
                                                               ชื่ออุปกรณ์ : 4-bit Comparator
11
       END compare ;
12
                                                                ชื่อโปรเจค : compare
13
14 *ARCHITECTURE Behavior OF compare IS
                                                               ชื่อไฟล์ : compare.vhd
15 = BEGIN
        AeqB <= '1' WHEN A = B ELSE '0';
16
                                                               ให้เปรียบเทียบผลการจำลองกับรูปที่ 12
     AgtB <= '1' WHEN A > B ELSE '0';
AltB <= '1' WHEN A < B ELSE '0';
17
18
19 END Behavior ;
                                                                                              รูปที่ 18
```

บันทึกของอาจารย์ผู้ควบคุม

	9		
โปรแกรม VHDL	ชื่ออุปกรณ์ที่ออกแบบ	ผลการทดลอง (ผ่าน/ไม่ผ่าน)	ลายเซ็นอาจารย์ผู้ควบคุม
รูปที่ 14 เทียบกับรูปที่ 4			
รูปที่ 15 เทียบกับรูปที่ 6			
รูปที่ 16 เทียบกับรูปที่ 8			
รูปที่ 17 เทียบกับรูปที่ 10			
รูปที่ 18 เทียบกับรูปที่ 12			

#### งานมอบหมายท้ายการทดลอง

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดแนบท้ายเอกสารการทดลองส่งคราวถัดไป)

- 1. ให้ทำรายงานสรุป เปรียบเทียบการออกแบบสร้างอุปกรณ์ดิจิทัลที่ใช้ในการทดลอง ระหว่างวิธีสร้างด้วย อุปกรณ์ลอจิกเกท และวิธีสร้างด้วยภาษา VHDL ดังนี้
  - a) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Multiplexer
  - b) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Decoder
  - c) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Demultiplexer
  - d) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Encoder
  - e) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท **Priority Encoder**
  - f) ชุดคำสั่ง/โครงสร้างภาษา VHDL ที่ทำพฤติกรรมเป็นอุปกรณ์ประเภท Comparator