

หน้า 1 / 9

ภาควิชาวิศ	ชวกรรมไฟฟ้าแล <i>ะ</i>	ะคอมพิวเต	อร์	ภาคการศึกษาที่ปีการ	รศึกษา <b>ว.</b>	564
รหัสวิชา	010113026	ชื่อวิชา	Digital Laboratory	ตอนเรียน 💾 หมายเล <b>หายโลสาโน</b>	ขโต๊ะ	p
รหัสนักศึก	ษา <b>6201</b>	01/160	<b>1186</b> ชื่อ-นามสกล	પ્રાથ હતા ૧૫૫	ज्यावस्य	12.7%
อาจารย์ผู้ส	าอน CS	P	เวลาที่ทำการทดลย	อง 13.00 - 16.00 วันที่	929/	1.9.1

# การทดลองที่ 2

#### Combinational and Adder circuit

#### <u>วัตถุประสงค์</u>

- 1. เพื่อให้สามารถใช้โปรแกรมคอมพิวเตอร์จำลองการทำงานของวงจรลอจิกเกทได้
- 2. เพื่อให้เข้าใจความสัมพันธ์ของ วงจรลอจิก ลอจิกฟังก์ชั่น ตารางความจริง และแผนภาพทางเวลา
- 3. เพื่อให้เข้าใจพื้นฐานการทำงานของวงจรแบบ Combination-circuit
- 4. เพื่อให้เข้าใจพื้นฐานการทำงานของวงจร Adder circuit

#### <u>อุปกรณ์</u>


้. 1. ระบบคอมพิวเตอร์ 1 เครื่อง พร้อมติดตั้งโปรแกรม Quartus II เวอร์ชั่น 8.0 (Student Edition) ขึ้นไป

### การทดลองตอนที่ 1

วงจร Combinational: Timing, Truth-table and Logic Function

#### คำสั่งการทดลอง

1. ให้ น.ศ. สร้างโฟลเดอร์สำหรับเก็บงานโปรเจคไฟล์ ขึ้นใหม่เพื่อเก็บงานที่จะทดลองในการทดลองนี้จากนั้น เขียนวงจรในรูปที่ 1 เพื่อจำลองการทำงานด้วยโปรแกรม Quartus II และให้ใช้ชิพ EP3C10E144C8



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

หน้า 2 / 9


2. จากรูปที่ 1 ให้เขียนสมการ ลอจิกฟังก์ชั่นของเอ้า<u>ท์พท F และ</u> G

$$F(X_4, X_3, X_2, X_1) = \underbrace{\left(\overline{X_4} + \overline{X_2}\right)}_{A} \underbrace{\overline{X_3} \left(\overline{X_4} + \overline{X_2} + \overline{X_1}\right) + \left(\overline{X_4} + \overline{X_2} + \overline{X_1}\right)}_{A} \underbrace{\left(\overline{X_4} + \overline{X_2} + \overline{X_1}\right) + \left(\overline{X_4} + \overline{X_2} + \overline{X_1}\right)}_{A} \underbrace{\left(\overline{X_4} + \overline{X_2} + \overline{X_1}\right)}_{A} + \underbrace{\left(\overline{X_4} + \overline{X_2} + \overline{X_1}$$

ลดรูปสมการ (ทำ minimization สมการลอจิก<u>ฟังก์ชั่</u>น) จะได้เป็น

$$F(X_4, X_3, X_2, X_1) = \underline{\overline{X_4 X_1}} = \underline{\overline{X_1 X_1}} + \underline{X_4} = \underline{X_1 X_1} + \underline{X_4} = \underline{X_4 X_1} + \underline{X_4} = \underline{X_4} + \underline{X_4} = \underline{X_4} + \underline{X_4} = \underline{X_4} + \underline{X_4} = \underline{X_4} + \underline{$$

รูปวงจรลอจิกในระดับ RTL ที่ได้ เมื่อทำการคอมไพล์วงจรในรูปที่ 1 บน Quartus II (ดูในเมนู Tools >> Netlist Viewer >> RTL Viewer)




ลายเซ็นอาจารย์ผู้ควบคุม...../....../.......

- 3. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) ด้วย Vector Waveform Editor Tool ดังรูปที่ 2
  - กำหนดสัญญาณอินพุท  $X_4X_3X_2X_1$  ให้มีค่าเริ่มจาก 0000, 0001, ... , 1110, และ 1111 ตามลำดับ
  - กำหนดค่าของพารามิเตอร์สำหรับแสดงผลจำลองการทำงานโดยให้มีค่าดังนี้

End Time = 850 ns (ดูที่เมนู Edit >> End Time)
Grid Size = 1 ns (ดูที่เมนู Edit >> Grid size)

3.1 กำหนดโหมดการจำลองเป็นแบบ Functional mode บันทึกผลกราฟของ F และ G ลงในรูปที่ 2




ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

หน้า 3 / 9

นำค่าสถานะลอจิกของเอ้าท์พุท F และ G ที่ได้จาก**กราฟรูปที่ 2 (Functional mode)** มาเขียนลงในตาราง ความจริงและใช้ k-map ลดรูปสมการของลอจิกฟังก์ชั่น บันทึกผลการคำนวณที่ได้

Ti	т	Input				Output			Input Outpu				
Time		X <sub>4</sub>	<b>X</b> <sub>3</sub>	X <sub>2</sub>	Χ <sub>1</sub>	t	Time	T	X <sub>4</sub>	<b>X</b> <sub>3</sub>	X <sub>2</sub>	X <sub>1</sub>	$g^{*}$
at 0 ns	To	0	0	0	0	1	at 0 ns	T <sub>o</sub>	0	0	0	O	0
at 50 ns	T₁	0	0	0	1	0	at 50 ns	T <sub>1</sub>	0	0	0	1	0
at 100 ns	T <sub>2</sub>	0	0	1	0	1	at 100 ns	T <sub>2</sub>	0	0	1	0	0
at 150 ns	T <sub>3</sub>	0	0	1	1	0	at 150 ns	<b>T</b> <sub>3</sub>	O	O	1	1	0
at 200 ns	T <sub>4</sub>	0	1	0	0	1	at 200 ns	T <sub>4</sub>	O	1	0	0	0
at 250 ns	T <sub>5</sub>	0	1	0	1	O	at 250 ns	<b>T</b> <sub>5</sub>	G	1	0	1	0
at 300 ns	T <sub>6</sub>	0	1	_1_	0	1	at 300 ns	T <sub>6</sub>	U	1	1	0	0
at 350 ns	T <sub>7</sub>	0	1	1	1	0	<b>at</b> 350 ns	T <sub>7</sub>	O	1	1	1	0
at 400 ns	T <sub>\$</sub>	1	0	0	0	1	at 400 ns	T <sub>8</sub>	1	0	0	B	1
at 450 ns	T <sub>9</sub>	1	0	0	1	1	at 450 ns	T <sub>9</sub>	1	0	0	1	1
at 500 ns	T <sub>10</sub>	1	0	1	0	1	at 500 ns	T <sub>10</sub>	1	0	1	0	1
at 550 ns	T <sub>††</sub>	1	0	1	1	1	at 550 ns	T <sub>11</sub>	1	0	1	1	1
at 600 ns	T <sub>12</sub>	1	1	0	ß	1	at 600 ns	T <sub>12</sub>	1	1	0	0	1
at 650 ns	T <sub>13</sub>	1	1	g	1	1	at 650 ns	T <sub>13</sub>	1	1	Ů	1	1
at 700 ns	T <sub>14</sub>	1	1	1	0	1	at 700 ns	T <sub>14</sub>	1	1	1	0	1
at 750 ns	T <sub>15</sub>	1	1	1	1		at 750 ns	T <sub>15</sub>	1	1	1		1 1
$X_{4}X_{3}$ 00 01 $X_{4}\begin{cases} 11 \\ 10 \end{cases}$	00 1 1 1 1	01	(	$\neg$ T	10 1 1 1	\	X <sub>4</sub> X	00 01 11 10	00 0 1	01 0 1	(	1	10 0 1
$=\frac{\overline{X}_{1}}{X}$	Χ			X	2	_	G = X	Λ.					

3.2 เปลี่ยนโหมดการจำลองเป็นแบบ Timing mode บันทึกผลกราฟของ F และ G ลงในรูปที่ 3



รูปที่ 3

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ


หน้า 4 / 9

กกราฟแผนภาพทางเวลาในรูปที่ 3 ก) มีปรากฏการณ์ glitch Hazard ขึ้นที่เวลาใดบ้าง ให้ระบุ <b>กกรุปที่ 3 ใน่เกิดปทกฎmru</b> glitch Hazard
ข) ค่าของเวลาหน่วงของ F มีค่ามากที่สุดที่เวลา t = <b>\( \) 1667</b> ns น้อยที่สุดที่เวลา t = <b>\) 19</b> ns เมื่อค่าของอินพุทเปลี่ยนสถานะจาก $X_4X_3X_2X_1 =$ <b>0101</b> ไปเป็น $X_4X_3X_2X_1 =$ <b>0110</b> ค) ค่าของเวลาหน่วงของ G มีค่ามากที่สุดที่เวลา t = <b>6.846</b> ns น้อยที่สุดที่เวลา t = <b>6.654</b> ns เมื่อค่าของอินพุทเปลี่ยนสถานะจาก $X_4X_3X_2X_1 =$ <b>1111</b> ไปเป็น $X_4X_3X_2X_1 =$ <b>0000</b>
ง) การเปลี่ยนสถานะของ X4X3X2X1 ส่งผลอย่างไรต่อค่าเวลาหน่วง (delay time, propagation delay) ของวงจร นาก เป็นการเปล่ยน ชณน โดยเป ลากา -> 0 จะนิกินั ค่า Delay ปกษ มากกา กรเปล่ยนกาก 0-> า เมื่อวากต่อ โรงล์วงาน กระตุ้นในกลายสถาน
จ) การเกิดค่าเวลาหน่วง (delay time, propagation delay) ของอุปกรณ์แต่ละตัวในวงจรจะส่งผลอย่างไร ต่อการเกิดปรากฏการณ์ glitch Hazard Mr.เกิด glitch Hazard เป็นผลมาจาก กา Delay time ของ Input แต่ละตัว มีค่าใว่แกกกัน ส่งผลในคางอง Output ก็เกิดจาก Input นั้นมากรเปล่าแบ่งอง จึงเกิดธม glitch โล Timing diagram

### การทดลองตอนที่ 2

วงจร Adder: วงจร, ลอจิกฟังก์ชั่น, ผลกระทบของเวลาหน่วง

5. ให้เขียนวงจรเพื่อจำลองการทำงาน Half Adder ในรูปที่ 4 ด้วยโปรแกรม Quartus II ให้ใช้ชิพเบอร์ EP3C10E144C8 (แนะนำให้สร้างโฟลเดอร์ใหม่ ตั้งชื่อโปรเจคและชื่อของไฟล์ชิ้นงานขึ้นใหม่ทั้งหมด)



- 6. สร้างไฟล์แสดงแผนภาพทางเวลา (Timing diagram) ด้วย Vector Waveform Editor Tool ดังรูปที่ 5 โดย X มีค่าของ period = 100 ns
  - 6.1 กำหนดค่าของพารามิเตอร์สำหรับแสดงผลจำลองการทำงานโดยให้มีค่าดังนี้

End Time = 250 ns (เมนู Edit >> End Time)

Grid Size = 1 ns ( เมนู Edit >> Grid size )



หน้า 5 / 9

6.2 กำหนดโหมดการจำลองเป็นแบบ Functional mode บันทึกผลการจำลองที่ได้ลงในรูปที่ 5 6.3 เปลี่ยนโหมดการจำลองเป็นแบบ Timing mode บันทึกผลการจำลองที่ได้ลงในรูปที่ 6


#### ผลการทดลอง

จากรูปที่ 5 ให้เขียนสมการลอจิกฟังก์ชั่นของเอ้าท์พุท s และ c

$$s(x,y) = X \oplus Y$$


$$c(x,y) = X \oplus Y$$

a) ผลกราฟ S และ C จากการจำลองแบบ Functional mode



รูปที่ 5

b) ผลกราฟ S และ C จากการจำลองแบบ Timing mode



c) จากรูปที่ 6 สังเกตผลลัพธ์ ทั้ง S และ C [หมายเหต :  $x = 0 \rightarrow 1$  อ่านว่า x เปลี่ยนค่าจาก '0' ไปเป็น '1'] ที่เวลา t = 50 ns ค่าของ  $x = 0 \rightarrow 1$  และ  $y = 0 \rightarrow 0$  ผลบวกที่ถูกต้องจะเกิดขึ้นช้ากว่าอินพุท = 5.09.4. ns ที่เวลา t = 100 ns ค่าของ  $x = 1 \rightarrow 0$  และ  $y = 0 \rightarrow 1$  ผลบวกที่ถูกต้องจะเกิดขึ้นช้ากว่าอินพุท = 5.09.4. ns ที่เวลา t = 150 ns ค่าของ  $x = 0 \rightarrow 1$  และ  $y = 1 \rightarrow 0$  ผลบวกที่ถูกต้องจะเกิดขึ้นช้ากว่าอินพุท = 5.00.108 ns ที่เวลา t = 200 ns ค่าของ  $t = 1 \rightarrow 0$  และ t = 100 ns ค่าของ t = 100 ns ค่าของ t = 100 และ t = 100 ns ค่าของ t = 100 และ t = 100 ns ค่าของ t = 100 และ t = 100 ns ค่าของ t = 100 และ t = 100 และ t = 100 และ t = 100 และ t = 100 ns ค่าของ t = 100 และ t = 100 และ

ที่เวลา t = 250 ns ค่าของ x = 0 → 1 และ y = 0 → 1 **ผลบวกที่ถูกต้อง**จะเกิดขึ้นซ้ากว่าอินพุท = 5.108 ns

d) ให้พิจารณาค่าของเอ้า	ท์พุทเมื่อ กรณีที่อินพุท (X,Y) เปลี่ยนแป	ลงครั้งละหนึ่งสัญญาณ กั	บกรณีที่เปลี่ยนแปลง
พร้อมกันทั้งสองสัญญ	าณ ทั้งสองกรณีดังกล่าวส่งผลต่อเวลาก wt เปลี่ยนครั้งละหนึ่งสัดญาณ	ารเกิดผลลัพธ์ที่ถูกต้องขอ	งเอ้าท์พุทอย่างไร
nymn Inpu	น ปลี่ยนครั้งละ นนึ่ง สัญญาณ	4: Izimila Out put	ing glitch flazo
แต่ในกรณ์ที่ ]	Input เปลี่ยนแปลงพร้อมกันทั่ง	n a:iña glitch	hazard Turn ots
Output is no	งพื่อ	t U	
	0		
	ลายเซ็นอาจารย์ผู้ควบคม		//

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ


หน้า 6 / 9

- 7. ให้สร้าง (ออกแบบ) วงจร full Adder จากวงจร Half Adder และเขียนวงจรที่สมบูรณ์ลงในรูปที่ 7 (แนะนำให้สร้างโฟลเดอร์ใหม่ ตั้งชื่อโปรเจคและชื่อของไฟล์ชิ้นงานขึ้นใหม่ทั้งหมด)
- 8. ให้จำลองการทำงาน Full Adder ด้วย Quartus II และให้ใช้ชิพเบอร์ **EP3C10E144C8** โดยที่กำหนด ค่าของ c<sub>in</sub>, X, Y ดังรูปที่ 8 และค่าของ End Time = 250 ns, Grid Size = 1 ns 8.1 ทำการจำลองการทำงานในโหมด Functional Mode บันทึกผลการจำลองที่ได้ลงในรูปที่ 8 8.2 ทำการจำลองการทำงานในโหมด Timing Mode บันทึกผลการจำลองที่ได้ลงในรูปที่ 9

#### ผลการทดลอง


a) วงจร Full Adder X Y Cin Cout เขียนรูปวงจรของ Full Adder ที่ออกแบบตามข้อ 7 รูปที่ 7

b) ผลกราฟ S และ Cout จากการจำลองการทำงานในโหมด Functional Mode



รูปที่ 8

c) ผลกราฟ S และ Cout จากการจำลองการทำงานในโหมด Timing Mode



รูปที่ 9

ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

```
d) จากรูปที่ 9 สังเกตผลลัพธ์ที่เอ้าท์พุททั้ง S และ Cout เปรียบเทียบกับการเปลี่ยนสถานะของอินพุท
 ที่ t = 50 ns ค่า x = 0 → 1 , y = 0 → 0 , Cin = 0 → 0 ผลบวกที่ถูกต้องเกิดขึ้นช้า = 8..24.1 ns
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = ........... ns
 ที่ t = 100 ns ค่า x = 1 \rightarrow 0 , y = 0 \rightarrow 1 , Cin = 0 \rightarrow 0
                                                                   ผลบวกที่ถกต้องเกิดขึ้นซ้า = 8..141 ns
 ที่ t = 150 ns ค่า x = 0 \rightarrow 1 , y = 1 \rightarrow 1 , Cin = 0 \rightarrow 0
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = ...ร...ร.. ns
 ที่ t = 200 ns ค่า x = 1 \rightarrow 0 , y = 1 \rightarrow 0 , Cin = 0 \rightarrow 1
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = .8.141ns
 ที่ t = 250 ns ค่า x = 0 \rightarrow 1, y = 0 \rightarrow 0 , Cin = 1 \rightarrow 1
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นซ้า = .......... ns
 ที t = 300 \text{ ns ค่} 1 \times = 1 \rightarrow 0 , y = 0 \rightarrow 1 , Cin =1 \rightarrow 1
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = .8..341ns
 ที t = 350 ns ค่า x = 0 \rightarrow 1 , y = 1 \rightarrow 1 , Cin =1 \rightarrow 1
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = ...8..4. ns
 ที่ t = 400 ns ค่า x = 1 \rightarrow 0 , y = 1 \rightarrow 0 , Cin = 1 \rightarrow 0
                                                                   ผลบวกที่ถูกต้องเกิดขึ้นช้า = 8..341 ns
 ที่ t = 450 ns ค่า x = 0 \rightarrow 1 , y = 0 \rightarrow 1 , Cin =0 \rightarrow 1
   ให้พิจารณาค่าของเอ้าท์พุท ในกรณีที่อินพุท (X,Y) เปลี่ยนแปลงครั้งละ<u>หนึ่งสัญญาณ</u> เปลี่ยนแปลงพร้อมกัน<u>สอง</u>
   <u>สัญญาณ</u> เปลี่ยนแปลุงพร้อมกัน<u>สามสัญญาณ</u> ทั้งสามกรณีดังกล่าวส่งผลต่อเวลาการเกิดผลลัพธ์ที่ถูกต้องของ
   เอ้าท์พุทอย่างไร เปลี่ยนแปลง 1 ครื่อ ในเกิด glitch และ A Delay time
          เปลี่ยาแปลว 2 ครู้ง เกิด,glitch
          ฟลัยนแปลง 3 ครั้ง เกิด glitch และส Delay time
    ผลการทดลองจากข้อ d การบวกเลขในกรณีที่ X + Y + Cin มีรูปแบบการบวกในกรณีใด ที่ทำให้ได้คำตอบที่
    ถูกต้องช้าที่สุด กาฬก \lambda = 1 \rightarrow 0
       nt = 200 ns
                                        ลายเซ็นอาจารย์ผ้ควบคม.....
```

### การทดลองตอนที่ 3 วงจร Adder: VHDL

- 9. ให้เขียนภาษา VHDL ดังต่อไปนี้ดังต่อไปนี้เพื่อจำลองการทำงานของโปรแกรมบน Quartus II
  - ให้สร้างโปรเจคขึ้นใหม่ ชื่อ FullAdder (เก็บงาน Designed ของเราไว้ในโฟลเดอร์เดิมก็ได้)
  - ให้สร้างไฟล์ชิ้นงาน (Designed file) ชื่อ FullAdder.VHD ชิ้นมาและเขียนภาษา VHDL ดังรูปที่ 10

```
LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY FullAdder IS
PORT (Cin, X, Y : IN std_logic;
Cout, S : OUT std_logic);
END FullAdder;

ARCHITECTURE rtl OF FullAdder IS
BEGIN
S <= X XOR Y XOR Cin;
Cout <= (X AND Y) OR (Cin AND X) OR (Cin AND Y);
END rtl;
```

รูปที่ 10

ทำการคอมไพล์ และจำลองการทำงานในโหมด Functional Mode กำหนดสัญญาณ Cin , X และ Y ดังใน รูปที่ 11 บันทึกผลการจำลองที่ได้ จากนั้นเปลี่ยนโหมดจำลองเป็น Timing Mode บันทึกผลลงในรูปที่ 12


ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ




หน้า 8 / 9

#### ผลการทดลอง

a) ผลกราฟ S และ Cout จากการจำลองการทำงานในโหมด Functional Mode



b) ผลกราฟ S และ Cout จากการจำลองการทำงานในโหมด Timing Mode



c) จากรปที่ 12 สังเกตผลลัพธ์ ทั้ง S และ Cout

ที่ t = 50 ns ค่าของ x = 0 → 1 , y = 0 → 0 , Cin =0 → 0

ที่ t = 100 ns ค่าของ x = 1 → 0 , y = 0 → 1 , Cin =0 → 0

ที่ t = 150 ns ค่าของ x = 0  $\rightarrow$  1 , y = 1  $\rightarrow$  1 , Cin =0  $\rightarrow$  0

ที่ t = 200 ns ค่าของ x = 1  $\rightarrow$  0 , y = 1  $\rightarrow$  0 , Cin =0  $\rightarrow$  1

ที่ t = 250 ns ค่าของ x = 0 → 1, y = 0 → 0 , Cin =1 → 1


ที่ t = 300 ns ค่าของ x = 1 → 0 , y = 0 → 1 , Cin =1 → 1

ที่ t = 350 ns ค่าของ x = 0 → 1 , y = 1 → 1 , Cin =1 → 1

ที่ t = 400 ns ค่าของ x = 1 → 0 , y = 1 → 0 , Cin =1 → 0

ที่ t = 450 ns ค่าของ x = 0  $\rightarrow$  1 , y = 0  $\rightarrow$  1 , Cin =0  $\rightarrow$  1

d) ให้เขียนวงจรลอจิกที่ได้จากความหมายของภาษา VHDL ในรูปที่ 10 (**ดูในเมนู T**ools > Netlist Viewer > RTL Viewer)



ภาควิชาวิศวกรรมไฟฟ้าและคอมพิวเตอร์ คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโบโลยีพระจอมเกล้าพระนครเหนือ




หน้า 9 / 9

คำถาม  1. ให้สังเกตผลการทดลองในรูปที่ 12 และข้อ d) แล้วเปรียบเทียบกับรูปที่ 9 ว่ามีความเหมือนหรือแตกต่างกัน อย่างไรในด้านเวลาหน่าง Delay time ๆก Pic 12 มีคนใจบาท Delay time คก Pic 0 อย่างมหาก เร่น ที่ เวลาหนวงมาก ทุสุดช่อ แฟล: รูป คือ 8,4 กับ 8.6 Ms ค่างกัน อย่าง มาก
2. น.ศ.คิดว่า การออกแบบวงจรลอจิกด้วยวิธีที่เขียนวงจร logic diagram เมื่อเปรียบเทียบกับวิธีที่เขียนด้วยภาษ VHDL มีข้อเด่นข้อด้อยต่างกันอย่างไร <b>Mรเว็บนด้วย logic ฝ่าผลของภาพ</b> รรมชองรรมร่าย กว่า VHDL เมื่อ USW เป็น มีชิใน ม่ แพ่ชับเสีย คือ เมื่อพิการ Simulate จะเกิด Delay time มากกก VHDL
ลายเซ็นอาจารย์ผู้ควบคุม
งานมอบหมายท้ายการทดลอง (ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดและรวมใส่ท้ายเอกสารการทดลอง ส่งอาจารย์ผู้สอนในคราวถัดไป)  1. ให้อธิบายคำสั่งต่างๆ ของภาษา VHDL ที่แสดงในรูปที่ 10 อย่างละเอียด  2. ให้อธิบายและยกตัวอย่างประกอบ เรื่องความสำคัญของเวลาที่ใช้ในการบวกเลขของวงจร ADDER ถ้าวงจร บวกเลขในรูปที่ 7 ถูกนำไปสร้างเป็นวงจรบวกเลขขนาด 4 บิตหรือมากกว่า

#### งานมอบหมายท้ายการทดลอง

(ให้เขียนลงบนกระดาษ A4 ที่มีเส้นบรรทัดและรวมใส่ท้ายเอกสารการทดลอง ส่งอาจารย์ผู้สอนในคราวถัดไป)

- 1. ให้อธิบายคำสั่งต่างๆ ของภาษา VHDL ที่แสดงในรูปที่ 10 อย่างละเอียด
- 2. ให้อธิบายและยกตัวอย่างประกอบ เรื่องความสำคัญของ<mark>เวลาที่ใช้ในการบวกเลขของวงจร ADDER</mark> ถ้าวงจร บวกเลขในรูปที่ 7 ถูกนำไปสร้างเป็นวงจรบวกเลขขนาด 4 บิตหรือมากกว่า



คำสั่ง VHDL จากรูปฑ่าง

คำสั่ง library เป็นคำสั่งทั้ใน้เราระบุซื่อ library ที่ผ้องการใช้
คำสั่ง use เป็นคำสั่งทั่งะบุการใช้ Package ที่เทเรียกจาก library
คำสั่ง entity เป็นคำสั่งทั่งใช้กำหนด สถานะ ตัวแปร ที่เภาสร้างขึ้น
คำสั่ง end จบการคางาน และ ส่ง คาโปฮัง Tile ตัวเกษ
คำสั่ง architecture เป็นคำสั่งที่ คอยกำหนด การทำอานของ
อาจรากเราออกแบบ อักอ logic gate

2 ให้อธิบายและยกตัวอย่างประกอบ เรื่องคุรภมสำคัญของเวลาที่ ใช้ ในการบารแลง ของ วงจร Adder จ้า วงจรบาก เลขในรูปที่ 7 ถูก หาใช่ สร้าง เป็น อวจรบาก เลขขนาด 4 bit น่อมากก่า

ตอบ สำนรับนึกออกแบบ จะต้องในัคภามสำคัญกับการแสดงผลของ Output กกรูป ว เมื่อทำการ Simulate จะพบา่า ค่า Delay time น่นค่อนข้างมหา และ เมื่อ นำไป สร้าง ววจรที่มีขนาดในญ่ขึ้น ค่า ค่า Delay time จะมีการสะสมพาก จัน ทำใช้ เวลาแสดงผลของ วววร ซ้าลง นอก เสียจากว่า เราต้อง ms Delay