คู่มือ Quartus II สำหรับการเริ่มต้น

บทนำ

โปรแกรม QUARTUS II เป็นโปรแกรมของบริษัท ALTERA (www.altera.com) ที่สร้างขึ้นมาเพื่อให้วิศวกรหรือ นักพัฒนางานด้านออกแบบวงจรดิจิทัล ทำการสร้างแบบจำลองหรือวงจรทางด้านดิจิทัลที่มีความง่ายต่อการเขียนงาน ต้นแบบ (ใช้ได้ทั้งแบบกราฟิก logic diagram ,ภาษา VHDL, AHDL, Verilog, หรือเขียนเป็น state-diagram) โดย ผู้พัฒนาวงจรสามารถทำการออกแบบ จำลองการทำงาน เพื่อทดสอบวงจร ในสถานการณ์ต่างๆ เสมือนจริงเพื่อค้นหา จุดบกพร่องของชิ้นงานต้นแบบก่อนที่จะสร้างชิ้นงานจริง เมื่อได้วงจรลอจิกต้นแบบที่พอใจแล้ว ก็จะนำไปสร้างชิ้นงานจริง ด้วยการทำ configure โครงสร้างวงจรให้กับชิฟ FPGA และทำการตรวจสอบชิ้นงานด้วยเครื่องมือ ออสซิลโลสโคปหรือ เครื่องลอจิกอนาไลเซอร์ได้ ทำให้ Ouartus II เป็นเครื่องมือสำหรับพัฒนาที่นิยมใช้อย่างแพร่หลายทั่วโลก

ปัจจุบันโปรแกรม QUARTUS II อยู่ในรุ่นเวอร์ชั่น 15 (กลางปี 2015) แต่เวอร์ชั้นที่สามารถใช้งานได้และ เหมาะสมกับระบบปฏิบัติการ Windows XP จะเป็นรุ่นที่ต่ำกว่าเวอร์ชั่น 10 ทั้งนี้การจะติดตั้งใช้งานเวอร์ชั่นใดนั้นจะต้อง ขึ้นอยู่กับระบบปฏิบัติการที่เหมาะสม และบอร์ดทดลอง FPGA ที่มีอยู่ในห้องปฏิบัติการด้วย


ขั้นตอนการใช้งาน

1. เรียกใช้งานโปรแกรม Ouartus II โดยเลือกที่ไอคอน



รูปที่ 1

2. เมื่อ Quartus II ถูกเรียก ก็จะเปิดหน้าต่างขึ้นมาดังรูป



ขอให้สังเกตมุมด้านบนซ้ายของหน้าต่างหลัก จะต้องยังไม่มีข้อความใดๆ ต่อท้าย Quartus II แต่ถ้าหากไม่เป็นดัง จุดสังเกตในรูปที่ 2 นี้ให้นศ.เข้าไปที่เมนู File ที่มุมบนด้านซ้ายของหน้าต่าง เพื่อปิดโปรเจคเก่าก่อนที่จะเริ่มงานใหม่ต่อไป File > Close Project **คำแนะนำ** สาเหตที่จะต้องทำการปิดงานต้นแบบที่ค้างอยู่ก่อนนั้น ทั้งนี้ เนื่องจากอาจจะมีงาน**โปรเจค** (ขอเรียกว่า Design) เก่าของคนอื่นค้างอยู่ก็ได้ เพราะ เครื่องในห้องแล็บจะมีผู้ใช้ร่วมกันหลายคนอาจจะทำให้ น.ศ. เกิดการสับสนได้ง่าย

(โดยปกติแล้วโปรแกรม Quartus II จะจำค่าต่างๆ ของงาน Design อัน ล่าสุดไว้เสมอ และจะเปิดขึ้นมาให้โดยอัตโนมัติ เมื่อมีการเรียกใช้งานในครั้งต่อไป ดังนั้นเมื่อทำงานเสร็จทุกครั้ง ผู้ใช้ควรสั่ง Close Project จะช่วยป้องกันปัญหานี้ได้)

3. การเตรียมสร้างชิ้นงานต้นแบบ (Design) ด้วยการสร้าง logic diagram

เมื่อเริ่มต้นสร้างชิ้นงานต้นแบบ (Design) จำเป็นจะ**ต้องสร้างโปรเจคไฟล์** (Project) **ขึ้นก่อนทุกครั้ง** ในขั้นตอนนี้ จะต้องมีการเตรียมการที่เหมาะสมด้วยถ้าไม่เช่นนั้นแล้วจะเกิดปัญหาในขั้นตอนการคอมไพล์ที่ยุ่งยากซับซ้อนเพิ่มขึ้นมาก

3.1 เตรียมสร้างโปรเจค (Project)

เตรียมพื้นที่บนฮาร์ดดิสก์สำหรับเก็บชิ้นงานต้นแบบ การใช้งานครั้งแรกนั้นผู้ใช้งาน**จำเป็นจะต้องสร้างโฟลเดอร์** ของตนเองขึ้นมาก่อนบนฮาร์ดดิสก์ เพื่อจัดเก็บไฟล์ข้อมูลต่างๆ ที่จะเกิดขึ้นเมื่อมีการเขียน และคอมไพล์โปรแกรม

ข้อแนะนำในการสร้างโฟล์เดอร์

ก) สร้างโฟลเดอร์เก็บข้อมูลไว้บนฮาร์ดดิสก์ไดร์ฟ C: หรือ D:

ถ้าเก็บที่ C: ให้เก็บ Design ไว้ที่ C:\ALTERA\81\QUARTUS\xxxxxx (โดยที่ xxxxxx ในที่นี้เป็นชื่อโฟลเดอร์ที่นศ.ตั้งขึ้นเอง ข้อควรระวังคือ เมื่อปิด เครื่อง ข้อมูลนี้จะหายเสมอ)

ถ้าเก็บที่ D:

- ข) สร้างโฟลเดอร์ด้วยการใช้ Windows Explorer (ไม่ขออธิบาย)
- ค) สร้างโฟล์เดอร์ใหม่โดยใช้ Quartus II

3.2 ทำการเปิด New Project ตามขั้นตอนดังนี้

a) เริ่มจากการเปิด New Project โดยเข้าไปที่เมนู


File > New Project Wizard

จะปรากฏหน้าต่าง ที่อธิบายและแนะนำราย ละเอียดต่างๆ ที่จะดำเนินการในขั้นตอนการ เปิด New Project เมื่ออ่านเข้าใจแล้วให้กด

NEXT


บนหน้าต่างเพื่อข้ามขั้นตอนนี้ไป

หมายเหต: คอมพิวเตอร์บางเครื่องอาจจะข้ามขั้นตอน นี้โดยอัตมัติ ให้นศ ทำขั้นตอนถัดไป



(น.ศ.จะต้องใช้เอกสารชุดนี้ทุกครั้งที่เข้าห้องปฏิบัติการ)

b) ในขั้นตอนนี้จะปรากฏหน้าต่างขึ้นมาเพื่อให้ ระบุโฟลเดอร์ที่ต้องการจะจัดเก็บโปรเจค ไฟล์ต้นแบบ Design



รูปที่ 4

ในตัวอย่างนี้ได้สร้างโฟล์เดอร์ซ้อนลงไปในไดเรคตอรี่ เป็น C:\altera\80\quartus\LabDigit\521016LAB02

(**การตั้งชื่อ <u>ไม่ให้ใช้อักษรภาษาไทย และไม่เว้นวรรค</u> ส่วนจะตั้งชื่อว่าอย่างไรก็ได้ ขอให้ตนเองจำได้ก็พอ)**

รูปที่ 5

c) ตั้งชื่อให้กับโปรเจคที่จะให้เป็นงาน Design ของนศ.

ในตัวอย่างนี้จะตั้งชื่อเป็น 1016-3333LAB02 จากนั้นก็กดปุ่ม NEXT ที่อยู่ด้านล่าง



New Project Wizard: Directory, Name, Top-Level Entity [page 1 of 5]


What is the working directory for this project?

c:\altera\80\\quantus\LabDigi\\521016LAB02

What is the name of this project?

What is the name of the top-level design entity for this project? This name is case sensitive exactly match the entity name in the design file.

Use Existing Project Settings ...



Quartus II ก็จะให้ยืนยันการสร้างโฟล์เดอร์และ โปรเจคขึ้นมาใหม่ เมื่อกดปุ่ม Yes ก็จะเข้าสู่ขั้น ตอนถัดไป



รูปที่ 7

d) ในขั้นนี้ Quartus II จะถามว่ามีไฟล์ข้อมูล (source files) อื่นๆ ที่ต้องการนำมาใช้งาน ในโปรเจคนี้หรือไม่


ในขั้นนี้เป็นการเริ่มเขียนครั้งแรกจึงยังไม่มีไฟล์ต้นแบบ เราก็จะข้ามขั้นตอนนี้ไปด้วยการกดปุ่ม

NEXT



e) จากนั้น Quartus II จะถามถึงชนิดของชิพ (Chip) ที่จะเอา Design นี้ไปทำการสร้างจริง

(การสร้างชิ้นงานจริงนี้จะมีชื่อเรียกเฉพาะว่า การทำ "configuration" เนื่องจากมีวิธีทำการที่เป็นเอกลักษ์ เฉพาะตัว) เพื่อให้ได้ชิ้นงานต้นแบบขึ้นมา



รูปที่ 9

ในที่นี้ให้ใช้ชิพ Cyclone III เบอร์ EP3C10E144C8 ซึ่งมีใช้งานบนบอร์ดทดลองในห้องแล็บ

คำเตือน ให้ใช้ชิพ Cyclone III รุ่น EP3C10E144C8

f) โปรแกรม Quartus II จะถามเกี่ยวกับรายละ เอียดของเครื่องมือหลักที่จะใช้ทำการออกแบบ ดังนี้

Design Entry/Synthesis:

Tool name: Design Compiler

Format: VHDL

Simulation:

Tool name: Custom


Format: VHDL

Timing Analysis:

Tool name: Custom

Format: VHDI

ในขั้นนี้ขอให้ตั้งค่าตามที่กำหนดข้างต้น จากนั้นก็กดปุ่ม NEXT




รูปที่ 10


หน้าต่างสรุป คุณลักษณะของโปรเจคจะปรากฏขึ้นโดยเป็นค่า ตั้งต้น (Initial Setup /Project Property) ของชิ้นงานเรา

เมื่อตรวจสอบดูแล้วหากพบว่ายังไม่ตรงตามต้องการหรือมีสิ่ง ที่ต้องการแก้ไขก็สามารถทำการย้อนกลับไปแก้ไขได้ แต่ถ้าไม่ มีการแก้ไขเปลี่ยนแปลงรายการใดๆ ให้กดปุ่ม

FINISH เมื่อตรวจสอบรายละเอียดถูกต้องครบแล้ว



รูปที่ 11



คำเตือน

ขอให้ตรวจสอบด้วยว่า ชื่อของโปรเจคที่ปรากฏขึ้นในช่องแท็บหมายเลข 1 และ 2 มีชื่อ ตรงกันทุกครั้งเพื่อให้มั่นใจว่าในตอนคอมไพล์จะไม่เกิดปัญหาภายหลัง

ตอนที่ 1 การสร้างชิ้นงาน Project ด้วย การเขียนวงจรลอจิก

5. เตรียมการสำหรับเขียนวงจร ลอจิกไดอะแกรม (logic diagram)

ในขั้นตอนนี้จะเป็นการใช้เครื่องมือสำหรับสร้างชิ้นงาน (design Tools) ที่เรียกว่า **Block Diagram /Schematic** File มีลักษณะเป็นโปรแกรมแบบ Graphic Editor ของ Quartus II ช่วยให้มีความสะดวกมากในการสร้างโปรเจคแบบ เป็น แผนภาพ block diagram หรือ รูปวงจร logic diagram โดยขั้นตอนการดำเนินงานมีดังนี้

5.1) การใช้ Top-Level Design Tools ของ Quartus II เพื่อสร้างวงจร logic diagram

a) **สร้างไฟล์ของงาน logic diagram** เริ่มจากเมนูที่ หน้าต่างหลัก ให้เลือกเมนู

FILE > NEW




จะปรากฏหน้าต่างย่อยขึ้นดังรูปที่ 14

ให้เลือกหัวข้อ Design files

เป็นแบบ Block Diagram/Schematic File

จากนั้นก็กดปุ่ม OK


หน้าต่างของ graphic editor จะแสดงขึ้นมาดังรูปที่ 15



รูปที่ 14

b) **บนหน้าต่างของ graphic editor** จะสังเกตเห็นว่าไฟล์ที่ได้นั้นถูกกำหนดให้โดยอัตโนมัติเป็นชื่อ **block1.bdf** ซึ่ง


ไม่ตรงกับชื่อที่กำหนดไว้ในขั้นตอนที่ 3 C) ดังนั้น เราจะต้องทำการเปลี่ยนชื่อไฟล์จาก block1.bdf ให้เป็นชื่อเดียวกันกับที่ได้กำหนดไว้ในขั้นตอน 3C) โดยเลือกเมนู FILE > Save As...



ชื่อต่างกัน จะทำให้คอมไพล์ไฟล์ไม่ได้

จากนั้นก็ทำการเปลี่ยนชื่อไฟล์ให้ตรงกับชื่อของ โปรเจคซึ่งเราได้ตั้งชื่อไว้เป็น **521016LAB02.bdf** ก็ถือว่า Ouartus II ของเราพร้อมใช้งานแล้ว






รูปที่ 16

c) เครื่องมือพื้นฐานสำหรับใช้งานบนหน้าต่าง graphic editor


การเริ่มต้นใช้ graphic editor เพื่อเขียนวงจร logic diagram เราจะใช้เครื่องมือพื้นฐานเพียงไม่กี่ชนิดก็ สามารถที่จะทำงานง่ายๆ ได้

จากหน้าต่าง graphic editor จะแบ่งส่วนย่อยๆ ออกได้เป็น 3 ส่วน คือ

- พื้นที่สำหรับเขียนวงจร logic diagram เสมือนเป็นแผ่นกระดาษสำหรับใช้เขียนแบบชิ้นงาน เรา สามารถเลือกขนาด size ได้ เช่น A4 A3 เป็นต้น
- ไอคอนสำหรับเลือกเครื่องมือในการเขียนแบบ หรือวงจร logic diagram เช่น อุปกรณ์ เกท ไอซี สายไฟ(สายตัวนำ) อักขระตัวอักษร เป็นต้น
- ชื่อของไฟล์ แผ่นชิ้นงานต้นแบบของเรา




รูปที่ 17




5.2) สร้างวงจร logic Diagram ในขั้นตอนนี้จะเป็นการสร้าง logic diagram โดยใช้ Graphic editor Tool ของ Quartus II

สมมุติเราได้วงจรลอจิกมาจากในหนังสือเรียน แต่เกิดข้อสงสัยว่าวงจรที่ได้มานั้นจะให้เอ้าท์พุท Z อย่างไร เพื่อตอบคำถามนี้เราอาจจะต้องใช้ความรู้ทางด้านดิจิทัลมาทำการสังเคราะห์ (synthesis) เพื่อหา logic function ของระบบนี้หรือในอีกทางหนึ่งเราอาจจะทำการจำลองการทำงานของวงจรนี้ขึ้นมา แล้วลอง ป้อนอินพุท (A,B,C) ให้กับวงจรนี้ในทุกๆ กรณีที่เป็นไปได้ (ตามค่าในตารางความจริง: truth table)


5.2.1 เราจะเขียนวงจร และทำการจำลอง (**กำหนด A,B,C**) ดูการทำงาน (ผลลัพธ์ Z) ของวงจรดังรูปที่ 19



แต่อย่างไรก็ตามในขั้นนี้เราจะสนใจเฉพาะอุปกรณ์พื้นฐานของวงจรลอจิกตามที่เคยเรียนมา เช่น AND OR NAND NOR XOR Flip-Flop ก่อน



5.2.4 การเขียนวงจร ก็จะทำโดยการนำลอจิกเกทที่เลือกมาได้ไปวางบนหน้าต่างของ graphic editor ได้ทันที และหากต้องการยกเลิก ก็สามารถกดปุ่มแป้นพิมพ์ ESC เพื่อทำการยกเลิกได้ เมื่อเขียนไปจนเสร็จจะ ได้ logic diagram ดังรูป




- (1) รูปวงจร logic diagram บน Quartus II จะต้องมีอุปกรณ์ input port เพื่อรองรับการป้อนสัญญาณเข้า สู่วงจรและมี output port หรับส่งผลลัพธ์ที่ได้ออกมาจากวงจร ในที่นี้เราสมารถใช้เม้าส์ชี้ที่ pin_name แล้วกด ดับเบิ้ลคลิกเพื่อทำการเปลี่ยนชื่อของแต่ละพอร์ทได้
- 2 ชื่อของอุปกรณ์ที่มีอยู่ในวงจร logic diagram ซึ่งโปรแกรมจะตั้งชื่อเรียกให้โดยอัตโนมัติ
- 3 ชนิดหรือประเภทของอุปกรณ์ ถ้าเป็นอุปกรณ์มาตรฐาน ก็จะแสดงให้เห็นดังในรูปเช่น AND3 เป็นต้น
- 4 คำว่า VCC (สีน้ำเงิน) ที่ปรากฏอยู่ แจ้งให้ทราบว่า ขาอินพุทนี้ถูกต่อไว้ด้วยลอจิ๊ก "1" (ระดับเท่ากับไฟ เลี้ยงวงจร) ไว้เสมอ (by default)

เปรียบเทียบจำนวน ชนิดของลอจิกเกท และอุปกรณ์ที่ใช้ในวงจร มีดังนี้

อุปกรณ์ logic ชนิด/ประเภท	ชนิด (ในงานเขียนแบบ)	ชนิด (ใน Quartus II)	จำนวนที่ใช้ในวงจร
เกทแบบ AND , 2 อินพุท	AND เกท 2 อินพุท	AND2	จำนวน 1 เกท
เกทแบบ AND , 3 อินพุท	AND เกท 3 อินพุท	AND3	จำนวน 2 เกท
เกทแบบ INVERTER	NOT เกท	NOT	จำนวน 5 เกท
เกทแบบ OR , 2 อินพุท	OR เกท 2 อินพุท	OR2	จำนวน 1 เกท
ขา (PIN) หรือพอร์ททางเข้า	(ไม่มี)	INPUT	จำนวน 3 ตัว
ขา (PIN) หรือพอร์ททางออก	(ไม่มี)	OUTPUT	จำนวน 1 ตัว

- **หมายเหต** 1. การ**เปลี่ยนชื่อ** input pin และ output pin ให้มีชื่อเป็น A, B, C และ Z สามารถทำได้โดยการเลื่อนเม้าส์ไปวางบน ข้อความที่เป็นชื่อของ input pin เช่น pin name5 แล้วกดดับเบิ้ลคลิ๊กก็จะปรากฏกล่องข้อความขึ้นมาให้แก้ไขชื่อ
 - 2. เราสามารถที่จะ**ตั้งชื่อให้กับสายตัวนำ** (wiring) ที่เชื่อมต่อระหว่างตัวอุปกรณ์ได้ดว[้]ยการใช้เม้าส์ชี้แล้วกดดัลเบิ้ลคลิ๊ก
 - 3. เมื่อเขียนวงจรเสร็จแล้วให้กดปุ่มบันทึกไฟล์ก่อนที่จะทำขั้นตอนต่อไป


6. เตรียมการสำหรับคอมไพล์วงจร ลอจิกไดอะแกรม



7. คอมไพล์ logic diagram

การคอมไพล์โปรเจคทำโดยกดปุ่ม hot Icon ที่อยู่บนเมนูที่หน้าต่างหลักเพื่อทำการคอมไพล์โปรแกรม หากไม่มีข้อผิดพลาดใดๆ เกิดขึ้น การคอมไพล์ก็จะสำเร็จ และหน้าจอดังรูปที่ 24 จะปรากฏขึ้น

ผลของการคอมไพล์ของโปรแกรม จะสามารถพิจารณาได้เป็น 4 หน้าต่างหลักคือ



หน้าต่างสำหรับแสดงข้อความ ระบุข้อผิดพลาด(กรณีคอมไพล์ไม่สำเร็จ) หรือแสดงคำเตือนระดับต่างๆ (แยกโดยสีของข้อความ) เตือนความไม่สมบูรณ์ของโปรเจค (ผู้ออกแบบอาจจะขาดความรอบคอบในการออกแบบ) ซึ่งอาจจะส่งผลกระทบได้ในงานจริง

ทำความเข้าใจเบื้องต้น จากผลการคอมไพล์

ในหน้าต่างที่ 1 จะเป็นการแสดงสรุปรายการที่เกี่ยวกับจำนวนของเกทที่มีอยู่และที่ถูกใช้งานไปเมื่อมีการนำไป สร้างชิ้นงานจริง (ในที่นี้จะแสดงสาระสำคัญด้าน ทรัพยากรที่ใช้ไป) หากต้องการดูรายละเอียดทางเทคนิค รวมถึงเทคโนโลยีที่นำมาใช้ หรือข้อจำกัด/เงื่อนไขของการออกแบบ ที่โปรแกรมได้ดำเนินการให้เราในขั้น ตอนของการคอมไพล์ (ค่อนข้างจะซับซ้อน) ทั้งหมด (ซึ่งมีเยอะมาก) ผู้ใช้ก็สามารถเปิดดูได้ในหน้าต่างที่ 2

ในหน้าต่างที่ 3 จะแสดงรายการต่างๆว่าการคอมไพล์นั้นสำเร็จจนครบทุกขั้นตอนหรือไม่ ถ้ามีปัญหาในขั้นตอน ใด (กรณีเกิดการคอมไพล์ไม่ได้) การแสดงผลการคอมไพล์จะเป็นรูปของเครื่องหมายกากะบาท ➤ แทนที่จะ เป็นเครื่องหมายถูก ✓

ในหน้าต่างที่ 4 ใช้สำหรับแสดงข้อความต่างๆ ที่เป็นการ**แจ้ง error (ถ้ามี)** หากผู้ออกแบบไม่ปฏิบัติตามกฏของ การออกแบบ**หรือคำเตือน** (warning message) หากมีการออกแบบโดยไม่ระบุเงื่อนไขสถานะของลอจิกใน สภาวะเริ่มต้น หรือรายละเอียดอื่นที่ควรมีแต่ถ้าหากไม่มี (อาจจะไม่ได้ตั้งใจ หรือไม่รู้) โปรแกรมจะกำหนด ใส่ให้เอง (by default) ซึ่งจะไม่ส่งผลต่อการทำงานตามฟังก์ชั่นที่ออกแบบไว้แต่อย่างใด

แนวทางพิจารณาผลงานโปรเจคที่ออกแบบ

- 1 เนื่องจากการคอมไพล์เป็นการประมวลผลเพื่อทำ optimization ให้กับวงจรซึ่งมีสอง แนวทางคือ ต้องการได้ เวลาเร็วที่สุด หรือได้ขนาดวงจรเล็กที่สุด โดยที่ยังให้ความสัมพันธ์กันระหว่าง input กับ output เหมือนเดิม ดังนั้นการตรวจสอบผลลัพธ์ของการคอมไพล์ (ดูประสิทธิผลของการคอมไพล์) จึงเป็นสิ่งจำเป็น อย่างไรก็ตาม การแสดงผลนี้จะแสดงในระดับฟังก์ชั่น RTL (Register Transfer Level) ใม่ได้แสดงในระดับฮาร์ดแวร์จริง
- 2 เราสามารถเข้าไปดูผลการคอมไพล์ในระดับ RTL ได้จากเมนู

Tools \rightarrow Netlist Viewers

→ RTL Viewer ตามลำดับก็จะได้ผลลัพธ์ดังรูป

□ 101 Run EDA Simulation Tool 3 🧇 🚳 | 🖿 🗠 😼 | 📆 🐧 🐧 😓 | 🙆 | Run EDA Simulation Tool
Run EDA Timing Analysis Tool
Cells Dedicat
Launch Design Space Explorer Compilation Report - Flow Summary | RTL Viewer State Machine Viewer | State Mac... 0 (0) Chip Planner (Floorplan and Chip Edito Design Partition Planner State Machine Viewer SignalTap II Logic Analyzer In-System Memory Content Editor
 Logic Analyzer Interface Editor In-System Sources and Probes Edito SignalProbe Pins...

Programmer MegaWizard Plug-In Manager SOPC Builder
Tcl Scripts... inst3 Customize... License Setup รูปที่ 25 ้สองวงจรนี้ให้ผลลัพธ์ F (A,B,C) = Z เหมือนกัน

จากรูปแสดงให้เห็นผลลัพธ์ที่ได้จาก การทำ simplified หรือลดรูปวงจร

แนะนำให้ น.ศ. ลองตรวจสอบดูกับ การการคำนวณ ด้วยการใช้พิชคณิต บูลลืน น่าจะช่วยให้เข้าใจการออก แบบวงจรดิจิทัลได้ดีขึ้น

ข้อสังเกต จากรูปที่ 25 และ 26 จะทำให้เราพบความ จริงที่ว่า ไม่ว่าเราจะเขียนวงจรให้มีจำนวนเกทมาก เท่าใดแต่พอเมื่อนำมาสร้างบนโปรแกรม Quartus แล้ว มันจะคำนวณ cost ของวงจรและปรับวงจรให้ ใหม่ในตอนสร้างจริงเพื่อให้ได้ประสิทธิผลที่สูงสุดเสมอ

แต่วงจรด้านบนจะประหยัดเกทได้มากกว่า

8. จำลองการทำงานของวงจร

การจำลองการทำงานในที่นี้จะเป็นการสมมุติสภาวะลอจิกอินพุท (ค่าตามตารางความจริง) ให้กับวงจรแล้วดู ผลลัพธ์ของเอ้าท์พุทที่เกิดขึ้นได้ในกรณีต่างๆ เพื่อให้เราสามารถตรวจสอบโปรเจคว่าทำงานได้ตรงตามความ ต้องการหรือไม่ ส่วนเครื่องมือสำหรับ การจำลองการทำงาน เราจะใช้แผนภาพทางเวลา (timing diagram) มา แสดงความสัมพันธ์กันของ input และ output ที่เวลาต่างๆ เครื่องมือชนิดนี้มีข้อดีตรงที่ยอมให้เราซูม ย่อ/ขยาย ดูการเปลี่ยนแปลงของสัญญาณได้ละเอียดมากถึง ระดับ 10⁻¹² วินาที

การใช้ Simulation Tool ของ Quartus II

8.1) เตรียมการจำลองการทำงาน จำเป็นจะต้องสร้างแผนภาพทางเวลา ขึ้นมาก่อน ในที่นี้จะเป็นการสร้างไฟล์สำหรับเก็บข้อมูลแผนภาพ ทางเวลาขึ้นมาหนึ่งไฟล์ ทำได้โดยไปที่หน้าต่างหลักและเลือกเมนู


FILE > NEW

เลือกสร้างไฟล์แบบ Vector Waveform file

กดปุ่ม OK


โปรแกรมก็จะสร้างไฟล์ที่มีนามสกุล ***.vwf ขึ้นมาให้

ไฟล์ที่บนหน้าต่างใหม่ดังรูปที่ 28 โปรแกรมตั้งชื่อไฟล์ให้เรา เป็น waveform.vwf โดยอัตโนมัติ เราค่อยเปลี่ยนชื่อไฟล์ ในภายหลัง เราจะต้องสร้างกราฟการเปลี่ยนแปลงค่าของ ลอจิกที่ A.B.C ในแบบ timing diagram เพื่อดูผลของ Z



รูปที่ 27

ไฟล์นามสกุล vwf และหน้าต่างสำหรับเขียนกราฟ




รูปที่ 28

8.2) เลือกสัญญาณอินพุท/เอ้าท์พุทที่ต้องการจะให้แสดงบนกราฟ Timing diagram ซึ่งในที่นี้เราจะเลือกเอา สัญญาณ A, B, C และ Z ของวงจรขึ้นมาแสดงรูปกราฟ โดยเลือกที่เมนู

Edit > Insert

จะปรากฏหน้าต่าง Insert node or bus ขึ้นมาดังรูปที่ 29 จากนั้น ให้กดปุ่ม Node Finder เพื่อค้นหา node หรือ ขาสัญญาณ (PIN หรือ PORT) ที่มีอยู่ในวงจร




รูปที่ 29

a) ขั้นแรกเราจำเป็นจะต้องกำหนดเงื่อนไขของการค้นหา ในหน้าต่าง Node Finder โดย

Named: * (ให้แสดงทุกชื่อของสัญญาณที่มีในวงจร)

Filter: all (ให้แสดงหรือเลือกดูทุกชนิดของสัญญาณ ทั้ง port, pin, wire, node, ...)

Look in : (ให้นำสัญญาณมาจากวงจรที่อยู่ในโปรเจคของเรา ซึ่งในที่นี้จะเป็นชื่อ 1016-3333LAB02)




รูปที่ 30

- b) เมื่อกดปุ่ม **List** สัญญาณทั้งหมดก็จะปรากฏขึ้นที่ในบล็อกด้านซ้ายมือ (ในหน้าต่าง Nodes Found)
- c) เมื่อกดปุ่ม >> เพื่อเลือกสัญญาณทั้งหมด และจะปรากฏขึ้นที่บล็อกด้านขวา (Selected Nodes)
- d) กดปุ่ม OK ก็จะปรากฏรูปกราฟของ timing diagram ของสัญญาณทั้งหมด
- e) ทำการ save ไฟล์รูปไว้ก่อนโดยการเลือกเมนู

File > Save As...


จะทำให้ไฟล์รูปของ timing diagram มีชื่อไฟล์เป็น 1016-3333LAB02.vwf โดยอัตโนมัติ



รูปที่ 31

8.3) เตรียมการจำลองการทำงาน

ก) **ทำความเข้าใจ หน้าต่างแสดงกราฟแผนภาพทางเวลา** (Timing diagram) ของ Quartus II ดังรูปที่ 32



ข้อแนะน้ำ : 1. **เลื่อนกราฟดู timing diagram ที่เวลาต่างๆได้**โดยใช้เม้าส์คลิ๊กที่แท็บด้านล่างสุดของหน้าต่าง

- 2. ย่อ/ขยายกราฟโดย เลือกเมนู View>>Zoom In... หรือ View>>Zoom Out...
- 3. **กำหนดค่าความละเอียดของแกนเวลาบนกราฟได้**โดยกำหนดค่าของ grid size โดยไปที่จากเมนู Edit >> Grid size ...

(ซึ่งค่า default ถ้าเราไม่ระบุ โปรแกรมจะกำหนดเป็น 10 ns โดยอัตโนมัติ)


4. **กำหนดค่าช่วงเวลาของการจำลองการทำงานได้** (โดยเริ่มเวลาที่ t = 0 ไปสิ้นสุดที่เวลา t = End time) เราสามารถเปลี่ยนค่าของ End time ได้จากเมนู

Edit>>End time ...

(ซึ่งโดย default ถ้าเราไม่ระบุ โปรแกรมจะกำหนดเป็น 1.0 μ s โดยอัตโนมัติ)

ข) กำหนดค่าลอจิกให้กับขาสัญญาณอินพุท

กำหนดค่าลอจิกให้กับ A B และ C (<mark>ไม่ต้องกำหนดให้ Z เพราะเป็นเอ้าท์พุท</mark>) ดังรูปที่ 33 โดยในที่นี้เรา จะมองให้มันเป็นระบบเลขไบนารีขนาด 3 บิทโดยค่าตั้งแต่ CBA = 000 ถึง 111 ซึ่งมีทั้งหมด 8 สถานะ



Start time: 0

End time: 1.0

Time period:

Offset:

รูปที่ 35

0.0

Daty cycle (%): 50

ps

us

ns

ns

•


-

-

Cancel

วิธีการกำหนดค่าลอจิกให้กับสัญญาณ


1. **สำหรับสัญญาณที่ไม่เป็นรายคาบ** หากเราต้องการกำหนดค่าในช่วงใด ก็ใช้เม้าส์ชี้ตำแหน่งนั้นแล้ว ปุ่มคลิ๊กค้างไว้แล้วลากไปจนได้ระยะที่ต้องการ (**ใช้เมาส์ทำ drag and drop**) ก็จะเกิด<u>แถบสีน้ำเงิน</u> ขึ้นมา จากนั้นก็ใช้เม้าส์เลือกค่าลอจิ๊กที่ต้องการ



รูปที่ 34

2. **สำหรับสัญญาณแบบรายคาบ** กำหนดได้โดยการใช้เม้าส์ คลิ๊กเลือกจุดต้องการตั้งค่าสัญญาณ เช่นเดียวกับข้างต้นคือ จะได้แถบสีน้ำเงินขึ้นมาก่อน จากนั้นก็เลือกเมนู

Edit > Value > Clock... หรือใช้เม้าส์ชี้เลือกที่**สัญลักษ์รูปนาฬิกา** ก็จะปรากฏหน้า ต่างสำหรับตั้งค่าคาบเวลา (time period) มาให้ดังรูป




3. **ทำการ save ไฟล์**ก่อนที่จะจำลองการทำงานในขั้นตอนถัดไป

ค) จำลองการทำงาน

จำลองการทำงานของวงจรด้วยการคลิ๊กเม้าส์ที่ปุ่ม Start Simulation จากนั้นโปรแกรมก็จะทำการ ประมวลผลจนเสร็จและแสดงผลลัพธ์ที่ได้ในหน้าต่าง


simulation waveform



ง) ผลการจำลองการทำงานของวงจร

หน้าต่าง simulation waveform จะเห็นกราฟแสดงแผนภาพทางเวลา (timing diagram) ของ สัญญาณเอ้าท์พุท Z ที่ได้จากการจำลองการทำงานในขั้นตอนที่ผ่านมา


จากแผนภาพทางเวลา หากเรามอง รูปกราฟในแนวดิ่ง ทั้ง A, B, C ที่ เป็นอินพุท และ Z ที่เป็นเอ้าท์พุท จะเป็นการมองความสัมพันธ์กันของ ทั้ง 4 สัญญาณในช่วงเวลาเดียวกัน ดังนั้นรูปกราฟแบบนี้จึงถูกเรียกว่า Timing diagram ซึ่งมีประโยชน์ มากคือทำให้เห็นค่าของ Z ได้ทุกๆ กรณีที่ค่าของอินพุทเปลี่ยนแปลง (ในช่วงเวลาที่แตกต่างกัน)



ข้อแนะน้ำ การดูความสัมพันธ์กันของแผนภาพ Timing Diagram และตารางความจริง (Truth Table)

เราจะลองจินตนาการว่า ให้มีลอจิก '0' และ '1' ถูกแทนลงไปบนแผนภาพทางเวลา เพื่อแสดงค่าทางลอจิก ของกราฟ Timing Diagram จากนั้นลองเอากราฟแยกออกไปให้เหลือแค่ตัวเลข Table ดังในรูปที่ 38-39

a) แผนภาพทางเวลาก่อนการจำลองการทำงาน (ยังไม่รู้ค่า Z จึงให้ค่าเป็น x หรือ unknown)



b) หลังจากผ่านการจำลองการทำงาน จะปรากฏค่าของ Z ด้วย เรากำหนดค่า T₀... T₈ ในแต่ละการ**เปลี่ยนแปลงขอบ**

											_
	l v	Value at	0 ps	80.p	ns	160 _i 0 ns	24	0 _, 0 ns	320,0	l ns	400 _i 0 ns
	Name	12.33 ns T	12.32	ns	T ₂	T ₃	T ₄	T ₅	T ₆	T ₇	T ₈
■ 0	Α	Α0	0	1	0	1	0	1	0	1	0
<u>■</u> 1	В	A 0	0	ļo .	1	1	0	0	_ 1	1	
<u>→</u> 2	С	A 0	0	0	0	0	1	1	1	1	
⊚ 3	z	A 1	1	1	1	1	1	1	1	1	1

รูปที่ 39

c) จะพบว่าค่าลอจิก**ทางฝั่งขวาของเส้นประ**ของ T_{n} จัดเรียงตัวเหมือนในตารางความจริง แต่วางตัวในแนวตะแคงเท่านั้น

		10	1	12	13	14	15	16	17	18
	Α	0	1	0	1	0	1	0	1	0
Input	В	0	0	1	1	0	0	1	1	0
	С	0	0	0	0	1	1	1	1	0
Output	Z	1	1	1	1	1	1	1	1	1

ตอนที่ 2 การสร้างชิ้นงาน Project ด้วยโปรแกรมภาษา VHDL

การสร้างขึ้นงานต้นแบบ ในงานดิจิทัลสามารถสร้างได้หลายแบบเช่น


- **สร้างชิ้นงานต้นแบบโดยใช้ graphi**c ซึ่งจะทำให้ชิ้นงานอยู่ในรูปของ วงจรแบบ logic diagram (รายละเอียดได้กล่าวไว้ในขั้นตอนข้อที่ 5 - 8 ของเอกสารนี้)
- **สร้างชิ้นงานต้นแบบโดยใช้โปรแกรมภาษา VHDL** ซึ่งจะทำให้ชิ้นงานอยในรปของโค๊ดโปรแกรม VHDL (จะกล่าวอย่างละเอียดในขั้นตอนจากนี้ไป)
- สร้างชิ้นงานต้นแบบโดยใช้แผนภาพทางสถานะ Finite State Machine

(จะกล่าวอย่างละเอียดในเอกสารการทดลองที่ 9 และ 10)

หมายเหตุ : มีเครื่องมืออื่นๆ อีกหลายชนิดเช่น ภาษา AHDL , Verilog ที่สามารถนำมาใช้ได้แต่ไม่กล่าวในที่นี้

9. การเตรียมสร้างชิ้นงานต้นแบบ (Design) ด้วยการใช้ภาษา VHDL

9.1) **เตรียมการสร้างโปรเจค** เราจะเตรียมสร้างโปรเจคเช่นเดียวกันกับในขั้นที่ 1 ถึง 4 (หน้า 1- 5) หากยังไม่ คล่องพอ ก็ขอให้กลับไปศึกษาให้จนสามารถดำเนินการได้อย่างถูกต้องเสียก่อน ้ในขั้นนี้เราสมมติว่า เราสร้างโปรเจค(ขั้นที่ 1 ถึง 4) เสร็จแล้ว โดยใช้ชื่อเป็น VHDLdemo001 รายละเอียดดัง รูปที่ 40



รูปที่ 40

9.2) **เตรียมสร้าง ไฟล์ VHDL** ด้วย text editor (น.ศ. สามารถใชโปรแกรม Notepad บนวินโดว์เขียนก็ได้เช่นกัน) ในขั้นตอนนี้จะเป็นการสร้างไฟล์ชิ้นงานต้นแบบ โดยใช้ Text editor Tool **ของ Quartus II**

9.2.1) **สร้างไฟล์นามสกุล *.vhd** ทำได้โดยไปที่หน้าต่างหลัก เรียกใช้ Text editor โดยเลือกที่เมนู

FLEX10K: EPF10K1I

---- > VHDLDemo001

Program De
Verify Desig
Export Data
Archive Proj

Flow: Full Design

₩ Vhdl1.vhd

#4 2 慷 慷

0 5

FILE > NFW จะปรากฏหน้าต่างย่อยขึ้นดังรูปที่ 41 ให้เลือก Design files เป็นแบบ VHDL file จากนั้นก็กดปุ่ม OK

สังเกตเห็นว่าโปรแกรมจะเปิดหน้าต่าง ว่างๆ ไว้ให้เราเขียนคำสั่งภาษา VHDL และได้ตั้งชื่อไฟล์ให้เราอย่างอัตโนมัติเป็น Vhdl1.vhd ด้วย (*เราจะต้องเปลี่ยนชื่อ* ให้ตรงกันกับชื่อของโปรเจค)

ฐปที่ 41

เราจะต้องทำการเปลี่ยนชื่อจาก ไฟล์เดิม คือ Vhdl1 vhd ให้เป็นชื่อเดียวกันกับชื่อ ของโปรเจคซึ่งในที่นี้เราใช้ชื่อว่า

VHDLDemo001.vhd

โดยเลือกเมนู


FILE > Save As ...

Quartus II - C:/altera/80/quartus/WorksEE/DEmo01/VHDLDemo001 🕒 File Edit View Project Assignments Processing Tools Window Help Project Navigator ♦ VHDLDemo001.vhd รูปที่ 42


จากนั้นเปลี่ยนชื่อไฟล์ให้ตรงกับชื่อของโปรเจคซึ่งได้ตั้งชื่อไว้เป็น VHDLDemo001.vhd ตามข้อ 9.1

9.2.2) **ทำการพิมพ์โค๊ดภาษา VHD**L ใน รูปที่ 43 ลงไปบน หน้าต่าง Text editor ของ Quartus II ให้ถูกต้อง

```
library ieee;
use ieee.std_logic_1164.all;
entity VHDLDemo001 is
        port
                                 : in std_logic;
                clk,reset,d
                                 : out std_logic );
                q
end entity;
architecture rtl of VHDLDemo001 is
        signal cnt
                        : std_logic;
begin
        process (clk)
        begin
                if (rising_edge(clk)) then
                        if reset = '0' then
                                 cnt <= d;
                        end if:
                end if:
        end process;
        q <= cnt;
end rtl:
```




หมายเหตุ การกำหนดสีของ text เราสามารถกำหนดค่าเองได้ในเมนู preference seting



หากการคอมไพล์สำเร็จ ก็สามารถจำลองการทำงานของชิ้นงานต้นแบบตามขั้นตอนที่ 8 ได้ หรือหากสนใจจะดู ว่าชิ้นงานนี้ถูกคอมไพล์แล้วมันมีรูปร่างของวงจรลอจิกหน้าตาเป็นอย่างไรก็สามารถเข้าไปดูในแบบ RTL ได้เช่นกัน **ดูผลลัพธ์จากการคอมไพล์**จากภาษา VHDL มาให้อยู่ในรูปแบบของวงจรลอจิก (Logic diagram) ได้โดยเลือกที่ เมนู

Tools > Netlist Viewers > RTL Viewer

ก็จะแสดง Design ของ Entity ที่ชื่อ ว่า VHDLDemo001 ในรูปแบบของ Logic Diagram ดังรูปที่ 46



รูปที่ 46

10) การจำลองการทำงาน แบบเลือกโหมดการจำลองการทำงาน

โหมดจำลองการทำงานของ Ouartus II มี 2 โหมดคือ

- **โหมด Functional Simulation** เป็นการ**จำลองการทำงานตามสมการลอจิก**โดยตรงซึ่งเสมือนเป็นการ จำลองแบบในอุดมคติ
- **โหมด Timing Simulation** เป็นการจำลองการทำงานแบบ**คำนึงถึงความเป็นจริง**ที่ว่าสัญญาณจะต้อง ใช้เวลาเดินทางในสายตัวนำทำให้เกิด**เวลาหน่วง** (delay time)

10.1) สร้างไฟล์สำหรับเก็บผลการจำลอง

โดยไปที่หน้าต่างหลักและเลือกเมนู


FILE > NEW

เลือกสร้างไฟล์แบบ

Vector Waveform file

ดังรูปที่ 47 กดปุ่ม OK โปรแกรมก็จะสร้างไฟล์ที่มีนามสกุล ***.vwf ขึ้นมาให้

(ขั้นตอนเช่นเดียวกันกับในข้อที่ 8.1)



รูปที่ 47


10.2) เลือกสัญญาณอินพุท/เอ้าท์พุท

ที่ต้องการจะให้แสดงบนกราฟ Timing Diagram ซึ่งในที่นี้จะ เลือกทั้งหมดคือ clk,d,q และ Reset โดยไปที่เมนู


Edit > Insert

จะปรากฏหน้าต่างดังรูปที่ 48


(ขั้นตอนเช่นเดียวกันกับในข้อที่ 8.2)



รูปที่ 48



10.4) สร้างสัญญาณอินพุท d และ reset



ข้อตกลง ก่อนจะสร้างสัญญาณอินพุทขอให้เรามาทำความตกลงกันก่อนดังนี้

- จุดเริ่มต้นกราฟซ้ายสุด จะตั้งชื่อเป็น t_o เสมอ
- จุดที่มีการเปลี่ยนขอบของสัญญาณ clk จาก '0' ไปเป็น '1' จะตั้งชื่อเป็น t₁ , t₂ , t₃ , ... ไปจนถึงจำนวนตามเท่าที่ต้องการจะสื่อ (ชื่อเหล่านี้เราสมมุติขึ้นมาเพื่อให้สื่อสารกันได้เข้าใจตรงกันเท่านั้น น.ศ.จะไม่สามารถเขียนลงไปในกราฟของ Quartus II ได้)

สร้างสัญญาณอินพุท (อ้างอิงจากตารางความจริงของ D Flip-Flop)

Reset = '0' D = '0' เกิดขึ้นที่ตำแหน่งตรงกับ t_8 , t_9 Reset = '1' D = '0' เกิดขึ้นที่ตำแหน่งตรงกับ t_1 , t_6 , t_7 , t_{10} Reset = '0' D = '1' เกิดขึ้นที่ตำแหน่งตรงกับ t_3 , t_4 , t_5 Reset = '1' D = '1' เกิดขึ้นที่ตำแหน่งตรงกับ t_2

คำสั่ง

ให้ น.ศ. ทดลองสร้างสัญญาณ d และ reset เพื่อจำลองการทำงานให้ครอบคลุมตามตารางความจริงโดย


- ก) ให้ตรงตามที่กำหนดข้างต้น (**ขอให้มีรูปร่าง<u>คล้ายกับ</u>ในรูปที่ 50 ก็พอ**)
- หรือ ข) น.ศ. สามารถสร้างรูปสัญญาณ ไม่จำเป็นต้องเหมือนกับในรูปที่ 50 แต่ค่าของ d และ reset ต้องมีค่า ครบทุกสถานะ (state) ตามตารางความจริง

จากนั้นก็ให้บันทึ่กไฟล์ (**ชื่อไฟล์ VHDLDemo001.vwf**) และทำการจำลองการทำงานในขั้นตอนถัดไป


10.5) **เลือกโหมดจำลองการทำงาน** โดยไปที่เมนู

Processing > Simulator Tool

ดังรูปที่ 51 จากนั้นจะปรากฏหน้าต่างของ Simulator Tool ขึ้นมาดังรูปที่ 52




ฐปที่ 51




จากนั้นก็กดปุ่ม Start
เพื่อเริ่มจำลองการทำงาน
เมื่อการจำลองการทำงานเสร็จสิ้น
จะปรากฏหน้าต่างแสดงสถานะดังรูปที่ 54
ให้กดปุ่ม OK และ Report
ตามลำดับ ก็จะได้กราฟผลการจำลอง
การทำงาน (ค่าของ q) ดังรูปที่ 55

(น.ศ.ควรจะลองเปรียบเทียบค่าของ q นี้กับตารางความจริงของ D Flip-Flop ดูด้วยเพื่อให้มีความเข้าใจมากขึ้น)



ให้ลองเปลี่ยนโหมดจำลองการทำงานเป็นแบบ Timing (แบบเวลาจริง ไม่ใช่ในอุดมคติ) ดูบ้าง Simulator Tool Simulation mode: Functional Generate Functional Simulation Netlist ด้วยการเลือก timing ในหน้าต่าง Simulation Add Multiple Files Tool ดังรูปที่ 56 Timing using Fast Timing Mod Run simulation until all vector stimuli are use Generate VCD File: เมื่อกดปุ่ม Start ก็จะได้ผลการจำลองการทำ งานดังรูปที่ 57 00:00:00 🍑 Open Repor

รูปที่ 56



การจำลองการทำงาน แบบ timing diagram ช่วยให้เห็น ปรากฏการณ์ของเกิดเวลาหน่วง time delay

คำแนะนำ

1.เปรียบเทียบผลการจำลองการทำงานโหมด Functional (รูปที่ 55) และ Timing (รูปที่ 57) จะพบว่ามีความแตกต่างกันอย่างเห็นได้ชัดที่ค่าหน่วงเวลา (time delay) ของสัญญาณเอ้าท์พุท q (น.ศ. สามารถหาความรู้เพิ่มเติมได้จากในตำราเรียน "Fundamental of Digital Logic with VHDL Design 3rd edition" หน้า 398)

- 2. หากสังเกตกราฟแสดง timing diagram ที่ได้จากการจำลองการทำงานดังรูปที่ 55 และ 57 จะ พบว่า การเปลี่ยนแปลงของ q เป็นไปตามคำสั่งในภาษา VHDL ที่บรรยายพฤติกรรมของ D ฟลิบฟลอป
- 3. ให้ลอง zoom ขยายดูการเกิด delay time ของสัญญาณ q เมื่อเทียบกับ d และ clk จะทำให้ นศ. เข้าใจถึง**ข้อจำกัดหรือธรรมชาติของระบบหรืออุปกรณ์ดิจิตอล**ได้ดียิ่งขึ้น

ตอนที่ 3

การสร้างชิ้นงานจริงด้วยการทำ Chip Configuration ลงในชิฟ FPGA

11. การสร้างชิ้นงานจริงบนชิพ FPGA

การสร้างชิ้นงานจริง (Implementation) เป็นการนำเอา Design ของเราที่ทำการออกแบบ (รวมทั้งผ่านการดู กลไกการทำงานด้วยการจำลองสัญญาณ) มาทำการโปรแกรม (โดยปกติจะเรียกว่าเป็นการทำ configuration ซึ่งเป็นคำ เฉพาะของงานด้าน FPGA development ไม่ใช้คำว่า ดาวน์โหลด เหมือนในคอนโทรลเลอร์)

11.1) ออกแบบชิ้นงาน


เพื่อให้เห็นภาพของการสร้างขึ้นงานได้ชัดขึ้น ในการทดลองตอนที่ 3 นี้จะใช้วงวงจรบวกเลขแบบไบนารี Full Adder ขนาด 4 บิทสองจำนวนที่ได้จากการกดสวิทซ์ ค่าผลบวกที่ได้จะแสดงเป็นไบนารีขนาด 4 บิทพร้อมกับบิทตัวทดอีก 1 บิท ส่งออกแสดงผลด้วยหลอด LED (เราจะไม่ใช้วงจรที่เหมือนกันกับในตอนที่ 1 และ 2 เพราะจะทำให้เราสังเกตด้วย สายตาได้ยาก)

คำเตือน 🕕

ในการทดลองที่ 2 เนื่องจาก น.ศ. ต้องดำเนินการบนบอร์ดทดลอง ซึ่งมีลักษณะเป็นบอร์ดทดลอง แบบเอนกประสงค์ มีอุปกรณ์ที่ทำหน้าที่เป็น ตัวป้อนอินพุท หลายชนิด เช่น สวิทซ์ และพอร์ทเชื่อมต่อ I/O ตัวแสดงผลแบบ LED แบบ LCD และ Buzzer เป็นต้น ที่เชื่อมต่อวงจรโดยตรงกับขาของชิพ FPGA อยู่แล้ว (ไม่ว่าเราจะอยากใช้งานมันหรือไม่ก็ตาม) ดังนั้นการจะใช้งานอุปกรณ์ต่างๆ บนบอร์ดทดลอง อาจจะต้องมีการกำหนดสถานะลอจิกพิเศษเพื่อให้เกิดการ enable ขาบางขาของชิพ FPGA ก่อนจึงจะ สามารถใช้งานอุปกรณ์ที่ต้องการได้ จึงขอให้ น.ศ. ทำการศึกษาคู่มือของบอร์ดทดลองให้เข้าใจ ก่อนที่จะ ทำการทดลอง (ดูรายละเอียดใน Lab sheet และคู่มือของบอร์ด) หากมีข้อสงสัยใด ๆ โปรดแจ้ง และ ปรึกษาอาจารย์ผู้สอนทันที เพื่อป้องกันความเสียหายที่จะเกิดขึ้นกับบอร์ดทดลอง

ชิ้นงานต้นแบบ ในขั้นนี้สมมุติว่า เราสร้างชิ้นงานต้นแบบซึ่งเป็นวงจรบวกเลขไบนารีขนาด 4 บิต ดังรูปที่ 58 ด้วย ขั้นตอนที่ 1 ถึง 8 จนเสร็จสมบูรณ์เรียบร้อยแล้ว

วงจรต้นแบบ Full Adder ขนาด 4 bit ดังรูป จะถูกนำไปสร้างจริงบนชิฟ และมีการป้อนไฟเข้าระบบเพื่อทดสอบ การทำงานของมันว่าสามารถทำงานได้ตามทฤษฎีหรือไม่




การดำเนินการ (รายละเอียดตามขั้นตอนที่ 1 – 8 ในหน้าที่ 1 ถึง 16)


- 1. ต้องสร้างโปรเจคใหม่ (ให้ ตั้งชื่อเป็น Add4bit หรือ น.ศ.จะตั้งชื่ออื่นก็ได้)
- 2. ออกแบบชิ้นงานโดยใช้ Graphic design tool
- 3. คอมไพล์ชิ้นงานโปรเจค
- 4. ลองทำการจำลองการทำงานของวงจรด้วย timing diagram ดูก่อน เพื่อจะให้มั่นใจได้ว่าเมื่อเราทดสอบด้วย บอร์ดทดลอง FPGA แล้วจะเปรียบเทียบผลได้
- 5. เข้าสู่ขั้นตอนของการทำ configuration ที่จะได้กล่าวถึงต่อไป

11.2) กำหนดรายละเอียดของชิพ FPGA บนบอร์ดทดลอง

ก่อนที่จะสร้างชิ้นงานจริงบนบอร์ดทดลอง เราจำเป็นจะต้องทำการกำหนดระดับแรงดันลอจิกที่จะใช้ในระบบก่อน ว่า ลอจิก '0' และ '1' จะมีศักย์ไฟฟ้ากี่โวลท์ ทั้งนี้โดยปกติจะมีค่าตารางมาตรฐานอยู่แล้วเราเพียงแต่เลือกให้ถูกต้องแค่ นั้น ในห้องแล็บของเราบอร์ดทดลอง มีค่าแรงดันลอจิกเป็นไปตามมาตราฐาน LVTTL (Low voltage TTL) หากมีข้อสงสัย ขอให้ดูตารางท้ายเอกสารประกอบ


ก) กำหนดระดับแรงดันลอจิก ด้วยการเปิดเมนูAssignments → Device...






ข) กำหนดขา (PIN) ของชิพ

เพื่อเลือกใช้ขาของชิพที่ต่อวงจรไว้กับสวิทซ์ที่อยู่บนบอร์ดทดลอง และ LED (ในขั้นตอนนี้ น.ศ. จะต้องเปิดคู่มือ การใช้งานของบอร์ดเพื่อดูรายละเอียดให้ถูกต้องด้วย) เพื่อที่จะกำหนด ขาอินพุท (A_n,B_n,CY_IN) และเอ้าท์พุท (S_n,CY_OUT) ของวงจร 4 Bit Full Adder ให้สามารถทำการสร้าง (Synthesis) หรือจัดวางตำแหน่งได้อย่าง ถูกต้องบนชิพ FPGA



ค) หน้าต่างการกำหนดขาต่างๆ ของ PIN ใน FPGA จะปรากฏดังรูป



รูปที่ 62

จะสังเกตเห็นว่าโปรแกรมได้กำหนดขาของวงจร FULL Adder ไว้ให้แล้ว แต่หากดูดีๆเทียบกับคู่มือของบอร์ด ทดลองของเรา ขา pinจะยังไม่ได้ตำแหน่งตามต้องการเช่น ขาที่ควรต่อกับสวิทซ์กลับไม่ได้ต่อไว้กับสวิทซ์เป็นต้น ดังนั้นเราจำเป็นจะต้องทำการจัดและย้ายขาของ วงจร FULL Adder เสียใหม่ให้ตรงกับ PIN ของ FPGA ที่มี อุปกรณ์จำพวก สวิทซ์ และ LED ต่อไว้ ดังตำแหน่งที่ให้ไว้ในตารางด้านล่าง

์ (ตารางนี้คัดมาจากคู่มือของบอร์ด CYCLONE III)


ตารางแสดง ขาของอุปกรณ์ 4 Bit full adder และ หมายเลข PIN หรือขาของชิพ FPGA ที่สอดคล้องกัน

ขาของวงจร 4Bit Adder	A0	A1	A2	A3	В0	B1	B2	В3
หมายเลข PIN ของ FPGA	PIN_23	PIN_24	PIN_25	PIN_28	PIN_30	PIN_31	PIN_32	PIN_33

ขาของวงจร 4Bit Adder	CY_IN	CY_Out	LED_Enable	LED_5	LED_6	LED_7	S0	S1	S2	S3
หมายเลข PIN ของ FPGA	PIN_88	PIN_44	PIN_54	PIN_46	PIN_49	PIN_50	PIN_38	PIN_39	PIN_42	PIN_43

ง) กลับไปคอมไพล์ชิ้นงานต้นแบบอีกครั้ง เพื่อให้เกิดการย้าย PIN ตามต้องการ เมื่อกำหนดขาของอุปกรณ์เสร็จแล้ว ให้ปิดหน้าต่าง Pin Assignment ทำการ save บันทึกไฟล์ แล้วจึง ทำการคอมไพล์ซ้ำอีกครั้ง

เมื่อคอมไพล์เสร็จจะสังเกตเห็นว่า รูปวงจร Block diagram จะมีรายละเอียดหมายเลข ต่างๆ ของขา PIN เพิ่มขึ้นมา (แสดงตำแหน่ง PIN ของชิพ) ดังในรูปที่ 63



11.3) โปรแกรมชิป FPGA (การทำ Chip Configuration)


การโปรแกรมชิป FPGA เป็นการนำเอาชิ้นงานที่ออก แบบไว้บนคอมพิวเตอร์ใส่ลง ไปบนชิฟ FPGA ที่อยู่บน บอร์ดทดลองของเรา

- ก) เสียบสายดาวน์โหลด JTAG ระหว่างคอมพิวเตอร์ กับบอร์ดทดลอง CYCLONE III (จ่ายไฟให้บอร์ดด้วย)
 - จะใช้สาย Byte Blaster หากเป็น PC
 - จะใช้สาย USB Blaster หากเป็น Notebook

เริ่มด้วยการเปิดไปที่เมนู

Tools > Programmer ดังรูป

หรืออีกวิธีการหนึ่งก็คือสามารถกดปุ่ม hot icon ที่อยู่บนแถบเครื่องมือของหน้าต่างหลักก็ได้



หมายเหตุ ในกรณีที่เครื่องคอมพิวเตอร์ใช้พอร์ท USB (เครื่อง Notebook) จำจะต้องทำการติดตั้งโปร แกรมไดรเวอร์สำหรับใช้งาน Logic Blaster ด้วย (ขอให้ศึกษาขั้นตอนการติดตั้งจากคู่มือ ของโปรแกรมให้เข้าใจอย่างละเอียดด้วยเพื่อไม่ให้เกิดข้อผิดพลาดขึ้นได้ในภายหลัง)


ข) **ในกรณีที่เครื่องคอมพิวเตอร์ใช้พอร์ท USB** หน้าต่าง Programmer จะปรากฏขึ้นมาดังรูปที่ 65 สังเกตเห็นว่าได้มีการแจ้งชื่อไฟล์ของชิ้นงานต้นแบบของเราที่ได้ออกแบบไว้ ในที่นี้คือไฟล์ Add4bit.sof และเครื่องมือที่ใช้ดาวน์โหลดโปรแกรม ในที่นี้เราใช้ Note Book จึงแสดงเป็น USB-Blaster [USB0] เมื่อกดปุ่ม start ระบบจะทำ chip configure ชิฟ FPGA ทันที Quartus II - C:/altera/80/Project/Lab02Part02/Add4bit - Add4bit - [Add4bit.cdf] File Edit Processing Tools Window Setup: USB-Blaster [USB-0] Mode: JTAG ▼ Progress: n % Enable real-time ISP to allow background programming (for MAX II devices) Device Checksum Usercode Program/ Configure Verify Erase Examine Add4bit.sof EP3C5E144

รูปที่ 65

🚜 Auto Detect

ค) ในกรณีที่เครื่องคอมพิวเตอร์ ใช้พอร์ท LPT หรือ Parallel Port จะต้องติดตั้งโปรแกรมไดรเวอร์สำหรับใช้ งาน Byte Blaster (ขอให้ศึกษาขั้นตอนการติดตั้งจากคู่มือของโปรแกรมให้เข้าใจอย่างละเอียดด้วย เพื่อ ไม่ให้เกิดข้อผิดพลาดขึ้นในภายหลัง


หน้าต่าง Programmer จะปรากฏขึ้นมาดังรูปที่ 66



สังเกตเห็นได้ว่ามีการแจ้งชื่อไฟล์ของงานที่ได้ออกแบบไว้ ในที่นี้คือ Add4bit.sof เช่นเดียวกันแต่ เครื่องมือ ที่ใช้โหลดชิ้นงานจะเป็น Byte-Blaster [LPT1] เมื่อกดปุ่ม start ระบบจะทำ chip configure ชิฟ FPGA ทันที

12) ทดสอบชิ้นงานจริง

เมื่อทำการโปรแกรมลงบอร์ดเสร็จแล้ว ก็สามารถทดสอบการทำงานได้จากการปรับสวิทซ์แบบ เลื่อน SW0 -SW7 พร้อมทั้งสังเกตการติด / ดับ ของหลอด LED ที่อยู่บนบอร์ดทดลอง WARRIOR CYCLONE III ว่าทำได้งานตรงกับความต้องการของเราที่ได้ออกแบบไว้หรือไม่



ขบ

