

INGENIØRHØJSKOLEN AARHUS

DIGITAL SYSTEM DESIGN

JOURNAL 1

HOLD 50

Cecilie Moriat Alexander Bennedsen Lasse Stenhøj
201405949 201310498 201407500

16. marts 2015

Indholdsfortegnelse

Indholdsfortegnelse	2
1 Øvelse 1	3
2 Øvelse 2	4
2.1 Half-adder	4
2.2 Full-adder	7
3 Øvelse 3	11
3.1 Four bit parallel adder	11
3.2 Four bit adder - using signed/unsigned logic	13
3.3 Concatenation	17
3.4 Subtype	17
4 Øvelse 4	20
4.1 Combinational VHDL	20
4.2 Binary to Decimal Conversion	21
4.3 BCD adder	24

Øvelse 1]

Øvelse 2

2.1 Half-adder


- 1) Architecture body i VHDL kan skrives på tre forskellige måder; dataflow, behavioral og structural.

Half-adder beskrives i Dataflow style ved hjælp af direkte implementering af logiske gates. Skrivemåden gør det nemt at overføre programmet direkte til hardware og de logiske gates.


I Behavioral style opskrives half-adderen ved brug af if/else statements. Dette giver en god forståelse af selve half-adderens funktion, men det er kompliceret at overføre det til logiske gates ud fra kodens syntax.

I structural style laves et miks af de to ovenstående, da der først defineres en funktion for hver logisk gate som det ses i dataflow style, og derefter implementeres funktionerne i halfadder entity'en. Denne style er god at bruge, hvis man skal implementere en funktion flere gange.


- 2) Et RTL view af de tre forskellige måder at skrive en half-adder på, giver følgende forskellige resultater:



Figur 2.1. Half-adder - Behavioral RTL view




Figur 2.2. Half-adder - Dataflow RTL view




Figur 2.3. Half-adder - Structural RTL view

Ud fra ovenstående figurer ses det, at dataflow-style og behavioral-style "afkodes" på samme vis, hvor de blå bokse symboliserer en logisk funktion. I structural-style angiver de grønne bokse, også logiske funktioner, men disse er defineret af os, som hhv en AND-funktion og en XOR-funktion. Det er altså med structural-style at vi nemmest kan se, hvilke gates vi skal bruge i en fysisk opbygning af systemet.


- 3) Følgende tre figurer viser en Timing simulation af hver style.



Figur 2.4. Half-adder - Behavioral Timing Simulation




Figur 2.5. Half-adder - Dataflow Timing Simulation




Figur 2.6. Half-adder - Structural Timing Simulation

Som det ses på figurerne, forekommer der nogle spikes på funktionerne. Dette skyldes static hazard, da de "gates" vi bruger i vores half-adder, vil have en lille tidsforskydning fra hinanden, og dermed kan give forkerte resultater i brøkdelen af et nanosekund, som det eksempelvis ses når både a-signalet og b-signalet ændrer status.


- 4) For at undgå disse spikes laver vi en functional simulation. Denne slags simulering tager højde for static hazard, og optimerer diagrammet til at vise et "perfekt" resultat. Figur 2.7, 2.8 og 2.9 viser denne type simulering.



Figur 2.7. Half-adder - Dataflow functional Simulation



Figur 2.8. Half-adder - Behavioral functional Simulation



Figur 2.9. Half-adder - Structural functional Simulation

2.2 Full-adder

- 1) Med to half-addere kan man lave en full-adder. Dette vil vi nu implementere i hhv. dataflow-style, behavioral-style og structural-style.

Kode 2.1. Full-adder Dataflow VHDL kode

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity full_adder_dataflow is
5  port (a, b, carry_in : in std_logic;
6        sum, carry_out : out std_logic);
7  end full_adder_dataflow;
8
9  architecture dataflow of full_adder_dataflow is
10
11 signal s1, s2, s3 : std_logic;
12 begin
13   s1 <= a xor b;
14   sum <= s1 xor carry_in;
15   s2 <= s1 and carry_in;
16   s3 <= a and b;
17   carry_out <= s2 or s3;
18
19 end dataflow;

```

Kode 2.2. Full-adder Behavioral VHDL kode

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity full_adder_behavioral is
5  port (a, b, carry_in : in std_logic;
6        sum, carry_out : out std_logic);
7  end full_adder_behavioral;
8
9  architecture behavioral of full_adder_behavioral is
10
11 signal s1, s2, s3 : std_logic;
12 begin
13   fa: process (carry_in, a, b)
14   begin
15     if carry_in = '0' then
16
17       if a = '1' then
18         sum <= not b;
19         carry_out <= b;
20       else
21         sum <= b;
22         carry_out <= '0';
23       end if;
24     else
25       sum <= a xnor b;
26       carry_out <= a or b;
27     end if;


```

```
28      end process fa;  
29  
30  end behavioral;
```


Kode 2.3. Full-adder Structural VHDL kode

```
1  library ieee;  
2  use ieee.std_logic_1164.all;  
3  
4  entity full_adder_structural is  
5  port (a, b, carry_in : in std_logic;  
6    sum, carry_out : out std_logic);  
7  end full_adder_structural;  
8  
9  architecture structural of full_adder_structural is  
10  
11  signal s1, s2, s3 : std_logic;  
12  begin  
13  
14  ha1: entity work.half_adder_dataflow port map (a => a, b => b, sum => s1,  
15    carry_out => s3);  
16  ha2: entity work.half_adder_dataflow port map (a => s1, b => carry_in, sum =>  
17    sum, carry_out => s2);  
18  or1: entity work.or_2 port map (i1 => s2, i2 => s3, o1 => carry_out);  
19  
20  end structural;
```


2) Med et RTL view kan vi se hvordan de tre forskellige koder vil blive omdannet til logiske gates.



Figur 2.10. Full-adder - Behavioral RTL view




Figur 2.11. Full-adder - Dataflow RTL view




Figur 2.12. Full-adder - Structural RTL view


- 3) Til sidst laver vi en functional simulering for at se om vores tre full-adder koder opfører sig som vi ønsker.



Figur 2.13. Full-adder - Dataflow functional Simulation



Figur 2.14. Full-adder - Behavioral functional Simulation



Figur 2.15. Full-adder - Structural functional Simulation

Øvelse 3 3

3.1 Four bit parallel adder


- 1) Vi designer en 4 bit parallel adder i structural style ved hjælp af den dataflow-style four bit full adder, vi har lavet i øvelse 2 (se Kode 2.1)

Kode 3.1. Four bit parallel adder Structural VHDL kode

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity four_bit_full_adder is
5    port (a: in std_logic_vector (3 downto 0);
6          b: in std_logic_vector (3 downto 0);
7          Cin: in std_logic;
8          sum: out std_logic_vector (3 downto 0);
9          Cout: out std_logic);
10
11 end four_bit_full_adder;
12
13 architecture structural of four_bit_full_adder is
14
15 signal i1, i2, i3 : std_logic;
16 begin
17   full_ad1 : entity work.full_adder_dataflow port map (a => a(0), b => b(0),
18             carry_in => Cin, sum => sum(0), carry_out => i1 );
19   full_ad2 : entity work.full_adder_dataflow port map (a => a(1), b => b(1),
20             carry_in => i1, sum => sum(1), carry_out => i2 );
21   full_ad3 : entity work.full_adder_dataflow port map (a => a(2), b => b(2),
22             carry_in => i2, sum => sum(2), carry_out => i3 );
23   full_ad4 : entity work.full_adder_dataflow port map (a => a(3), b => b(3),
24             carry_in => i3, sum => sum(3), carry_out => Cout );
25
26 end structural;
```

- 2) Vi kan ved hjælp af RTL-viewer se, om vores full adders er forbundet korrekt:



Figur 3.1. Four bit parallel adder - Structural RTL view

3) Vi starter med at sætte bits til 00001111 samt cin 0 og får det forventede resultat:



Figur 3.2. Four bit parallel adder - 00001111, cin=0

Vi sætter nu bits til 11110000 samt cin 1 og får det forventede resultat:



Figur 3.3. Four bit parallel adder - 11110000, cin=1


Vi sætter nu bits til 00010001 samt cin 1 og får det forventede resultat:



Figur 3.4. Four bit parallel adder - 00010001, cin=1

3.2 Four bit adder - using signed/unsigned logic

- 1) Vi laver en unsigned adder i dataflow style som vist på figur 3.5. Da input og output skal være af std logic vector typen, og vi skal bruge + operatoren, bliver vi nødt til at konvertere til unsigned først. Se Kode 3.2




Figur 3.5. Four bit unsigned adder

Kode 3.2. Four bit unsigned adder Dataflow VHDL kode

```


1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity unsigned_adder is
6 port (a: in std_logic_vector (3 downto 0);
7 b: in std_logic_vector (3 downto 0);
8 sum: out std_logic_vector (3 downto 0));
9 end unsigned_adder;
10
11 architecture dataflow of unsigned_adder is
12 begin
13
14 sum <= std_logic_vector(unsigned(a) + unsigned(b));
15 end dataflow;
  
```

- 2) Vi tester nu vores kode med en functional simulation:



Figur 3.6. Four bit unsigned adder Functional simulation

- 3) Vi sætter nu bits til 1000 + 0100 og får det forventede resultat som det ses på Figur 3.7



Figur 3.7. Four bit unsigned adder - 1000 + 0100

- 4) Vi ændrer nu koden så det bliver en signed adder som det ses i Kode 3.3. Vi tester det på vores DE2 board, og ser at der ingen forskel er på unsigned adderen og signed adderen som det ses på Figur 3.8. Dette skyldes at selve bit'sne ikke er anderledes, men det er kun måden de skal tolkes på.

Kode 3.3. Four bit signed adder Dataflow VHDL kode

```


1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity unsigned_adder is
6 port (a: in std_logic_vector (3 downto 0);
7 b: in std_logic_vector (3 downto 0);
8 sum: out std_logic_vector (3 downto 0));
9 end unsigned_adder;
10
11 architecture dataflow of unsigned_adder is
12 begin
13
14 sum <= std_logic_vector(unsigned(a) + unsigned(b));
15 end dataflow;
```



Figur 3.8. Four bit signed adder - 1000 + 0100

- 5) Vi laver nu vores unsigned adder om, så den også virker med et carry in, og leverer et carry out som vist på Figur 3.9. Vi benytter os af resize funktionen, samt laver

nogle interne signaler, inden vi sender resultatet ud igen. Koden ses i Kode 3.4.




Figur 3.9. Four bit unsigned adder with carry

Kode 3.4. Four bit unsigned adder with carry Dataflow VHDL code

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity unsigned_adder_carry is
6  port (a: in std_logic_vector (3 downto 0);
7  b: in std_logic_vector (3 downto 0);
8  carry_in: in std_logic;
9  carry_out : out std_logic_vector (0 downto 0);
10 sum: out std_logic_vector (3 downto 0));
11 end unsigned_adder_carry;
12
13 architecture dataflow of unsigned_adder_carry is
14 signal c : unsigned (3 downto 0);
15 signal s : unsigned (4 downto 0);
16 begin
17 c <= "000" & carry_in;
18 s <= resize(unsigned(a),5) + resize(unsigned(b),5) + resize(c,5) ;
19 sum <= std_logic_vector(s(3 downto 0));
20 carry_out <= std_logic_vector(s(4 downto 4));
21 end dataflow;
  
```

- 6) Vi overfører vores adder til DE2 boardet. Her adderer vi 1110 + 0011 samt carry in = 1, og får det forventede resultat som ses på figur 3.10.



Figur 3.10. Four bit unsigned adder with carry

3.3 Concatenation


Kode 3.5. Concatenation kode

```

1) library ieee;
2  use ieee.Std_logic_1164.all;
3
4  entity shift_div is
5    port (a : in std_logic_vector(7 downto 0);
6          a_shl,a_shr,a_ror: out std_logic_vector(7 downto 0));
7  end shift_div;
8
9  architecture dataflow of shift_div is
10
11 begin
12   a_shl <= a(6 downto 0) & '0';
13
14   a_shr <= "00" & a(7 downto 2);
15
16   a_ror <= a(2 downto 0) & a(7 downto 3);
17
18 end dataflow ;

```

- 2) Vi kan se på figur 3.11 fra RTL-viewer, at der ikke er nogen logiske elementer i kodestykket:



Figur 3.11. Concatenation RTL

- 3) Vi overfører programmet til DE2-boardet. Inputtet a sættes som SW[7:0], output a-shl sættes til LEDR[7:0], a-shr sættes til LEDR[17:10] og a-ror sættes til LEDG[7:0]. Dette kan ses på figur 3.12.



Figur 3.12. Concatenation på DE2-board

3.4 Subtype

- 1) Vi opskriver koden for en 4-bit subtractor som ses i kode 3.6

Kode 3.6. Subtractor kode

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Subtypes is
5 port (a,b : in std_logic;
6 c : out std_logic);
7 end Subtypes;
8
9 architecture dataflow of Subtypes is
10 subtype bool is std_logic range '1' to 'Z';
11 signal tmp : bool;
12 begin
13 tmp<= 'U';
14 c<= b and tmp;
15 end dataflow;

```

Grunden til at vi får fejlen at U er udenfor rækkevidde ses på figur 3.13 nedenfor:

Value	State	Strength
U	uninitialized	none
X	unknown	forcing
0	0	forcing
1	1	forcing
Z	none	high impedance
W	unknown	weak
L	0	weak
H	1	weak
-	don't care	none

Figur 3.13. Stater og styrker for std_ulogic værdier

Derfor retter vi til koden

Kode 3.7. Rettet subtractor kode

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Subtypes is
5 port (a,b : in std_logic;
6 c : out std_logic);
7 end Subtypes;
8
9 architecture dataflow of Subtypes is
10 subtype bool is std_logic range 'U' to 'Z';
11 signal tmp : bool;
12 begin
13 tmp<= 'U';
14 c<= b and tmp;


```

15 | **end** dataflow;

Øvelse 4 4

4.1 Combinational VHDL

- 2) Vi designer systemet som vist på figur 4.1, med koden 4.1.



Figur 4.1.

Kode 4.1. Combinational VHDL kode


```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4
5 entity combinational_VHDL is
6 port (a, b, c, d : in std_logic;
7      x, y, z : out std_logic);
8 end;
9
10
11 architecture dataflow of combinational_VHDL is
12 signal tmp : std_logic_vector(3 downto 0);
begin
```

```

13   tmp <= (d, c, b, a);
14   x <= (((((not a) and c) or d) and b) or ((not b) and c));
15   y <= not((not(d and b))and (not((not b)and c)) and (not((not a)and c)));
16   with tmp select
17     z <= '1' when "0100" | "0101" | "0110" | "1010" | "1011" | "1100" | "1101" | "1110"
18       | "1111",
19     '0' when others;
20   end dataflow;

```

- 2) Vi laver nu en functional simulation af koden og får resultatet vist på figur 4.2.



Figur 4.2. Functional simulation

4.2 Binary to Decimal Conversion

- 1) Vi har læst koden for BCD decoderen og er indforstået med hvad der fungerer hvordan, og hvorfor.
- 2) Vi skriver koden for en 7-segment decoder ved hjælp af with/select i VHDL:

Kode 4.2. BCD til 7 segment decoder

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity BCDdecoder is
5  port(dcba: in std_logic_vector(3 downto 0);
6  seg: out std_logic_vector(6 downto 0));
7  end BCDdecoder;
8
9  architecture selection of BCDdecoder is
10 begin
11   with dcba select
12     seg<="0000001" when "0000",
13     "1001111" when "0001",
14     "0010010" when "0010",
15     "0000110" when "0011",
16     "1001100" when "0100",
17     "0100100" when "0101",
18     "1100000" when "0110",
19     "0001111" when "0111",
20     "0000000" when "1000",
21     "0001100" when "1001",


```

```

22      "1111111" when others;
23      end selection;

```

- 3) Vi tester programmet på DE2-boardet. Vi bruger SW[3:0] som input og HEX0 som output. Vi tester først med 0 som input og får forventet output som ses på figur 4.3:



Figur 4.3. 7-segment decoder med 0 som input

Vi tester nu med 9 som input og får forventet output som ses på figur 4.4:



Figur 4.4. 7-segment decoder med 9 som input

Vi tester nu med ugyldigt input (over 9) og får som forventet blankt output som ses på figur 4.5:



Figur 4.5. 7-segment decoder med ugyldigt input

- 4) Vi skriver koden for en to-segments decoder ved hjælp af when-statements, som ses i kode 4.3


Kode 4.3. BCD til 7 segment decoder

```

1      library ieee;
2      use ieee.std_logic_1164.all;
3      use ieee.numeric_std.all;
4
5      entity TwoDigitDecoder is
6          port(V: in std_logic_vector(3 downto 0);
7              seg1, seg10: out std_logic_vector(6 downto 0));
8      end TwoDigitDecoder;
9
10
11      architecture selection of TwoDigitDecoder is
12          signal M, X: std_logic_vector(3 downto 0);
13          signal Z: std_logic ;
14
15      begin
16          Z <= '1' when(V > "1001") else '0';
17          M <= V when(Z = '0') else (std_logic_vector(unsigned(V) - 10));
18          X <= "0000" & Z;
19
20          seg1<="0000001" when (M = "0000") else
21          "1001111" when (M = "0001") else
22          "0010010" when (M = "0010") else
23          "0000110" when (M = "0011") else
24          "1001100" when (M = "0100") else
25          "0100100" when (M = "0101") else
26          "1100000" when (M = "0110") else
27          "0001111" when (M = "0111") else
28          "0000000" when (M = "1000") else
29          "0001100" when (M = "1001") else
30          "0000001" when (M = "1010") else
31          "1001111" when (M = "1011") else
32          "0010010" when (M = "1100") else
33          "0000110" when (M = "1101") else
34          "1001100" when (M = "1110") else
35          "0100100" when (M = "1111") else "1111111";
36
37          seg10<="0000001" when (X = "0000") else
38          "1001111" when (X = "0001") else "1111111";
39
        end selection;

```

Vi kan nu lave en functional simulation i Quartus som ses på figur 4.6:



Figur 4.6. Functional simulation af to 7-segments decoder

- 5) Vi sætter input V[3:0] på DE2-boardet, så vi kan tælle op til 15. Først ses billede af realiseringen med 0 som input på figur 4.7:

Realiseringen med 10 som input ses på figur 4.8:

Realiseringen med 15 som input ses på figur 4.9:



Figur 4.7. BCD til to 7-segments decodere med 0 som input



Figur 4.8. BCD til to 7-segments decodere med 10 som input



Figur 4.9. BCD til to 7-segments decodere med 15 som input

4.3 BCD adder

- Vi skriver koden for to-input til to 7-segment decoders:

Kode 4.4. To-input til 7 segment decoder

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity TwoInputBCD is
5 port(A, B: in std_logic_vector(3 downto 0);
6      segA1, segB1: out std_logic_vector(6 downto 0));
7 end TwoInputBCD;
8
9 architecture selection of TwoInputBCD is
10 begin
11   segA1<="0000001" when (A = "0000") else
12   "1001111" when (A = "0001") else
13   "0010010" when (A = "0010") else
14   "0000110" when (A = "0011") else
15   "1001100" when (A = "0100") else
16   "0100100" when (A = "0101") else
17   "1100000" when (A = "0110") else
18   "0001111" when (A = "0111") else


```

```

19   "0000000" when (A ="1000") else
20   "0001100";
21
22   segB1<="0000001" when (B ="0000") else
23   "1001111" when (B ="0001") else
24   "0010010" when (B ="0010") else
25   "0000110" when (B ="0011") else
26   "1001100" when (B ="0100") else
27   "0100100" when (B ="0101") else
28   "1100000" when (B ="0110") else
29   "0001111" when (B ="0111") else
30   "0000000" when (B ="1000") else
31   "0001100";
32
33 end selection;

```

- 2) Vi overfører programmet til DE2-boardet. SW[3:0] er input A, SW[11:8] er input B, HEX4 er segA1 og HEX B er segB1. Vi sætter 0 og 0 som input som ses på figur 4.10: Vi sætter 3 og 3 som input som ses på figur 4.11: Vi sætter 9 og 9 som input




Figur 4.10. 7-segment decoder med 0 og 0 som input



Figur 4.11. 7-segment decoder med 3 og 3 som input

som ses på figur 4.12:



Figur 4.12. 7-segment decoder med 9 og 9 som input

- 3) Vi skriver nu programmet så det udregner summen af de to inputs:


Kode 4.5. To-input BCD adder

```
1 library ieee;
```

```
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity TwoInputBCDAdder is
6 port(A1, B1: in std_logic_vector(3 downto 0);
7 segA1, segB1, seg1, seg10: out std_logic_vector(6 downto 0));
8 end TwoInputBCDAdder;
9
10 architecture selection of TwoInputBCDAdder is
11 signal tmpsum, M : std_logic_vector(4 downto 0);
12 signal Asignal, Bsignal, X : std_logic_vector(3 downto 0);
13 signal Z : std_logic;
14
15 begin
16 Asignal <= "1001" when (A1 >= "1001") else A1;
17 Bsignal <= "1001" when (B1 >= "1001") else B1;
18 tmpsum <= std_logic_vector(resize(unsigned(Asignal),5) +
19 (resize(unsigned(Bsignal),5)));
20 Z <= '1' when (tmpsum > "01001") else '0';
21 X <= "000" & Z;
22 M <= tmpsum when (Z = '0') else (std_logic_vector(unsigned(tmpsum) - 10));
23
24 segA1<="0000001" when (A1 ="0000") else
25 "1001111" when (A1 ="0001") else
26 "0010010" when (A1 ="0010") else
27 "0000110" when (A1 ="0011") else
28 "1001100" when (A1 ="0100") else
29 "0100100" when (A1 ="0101") else
30 "1100000" when (A1 ="0110") else
31 "0001111" when (A1 ="0111") else
32 "0000000" when (A1 ="1000") else
33 "0001100";
34
35 segB1<="0000001" when (B1 ="0000") else
36 "1001111" when (B1 ="0001") else
37 "0010010" when (B1 ="0010") else
38 "0000110" when (B1 ="0011") else
39 "1001100" when (B1 ="0100") else
40 "0100100" when (B1 ="0101") else
41 "1100000" when (B1 ="0110") else
42 "0001111" when (B1 ="0111") else
43 "0000000" when (B1 ="1000") else
44 "0001100";
45
46 seg1<="0000001" when (M = "00000") else
47 "1001111" when (M = "00001") else
48 "0010010" when (M = "00010") else
49 "0000110" when (M = "00011") else
50 "1001100" when (M = "00100") else
51 "0100100" when (M = "00101") else
52 "1100000" when (M = "00110") else
53 "0001111" when (M = "00111") else
54 "0000000" when (M = "01000") else
55 "0001100" when (M = "01001") else "0001100";
56
57 seg10<="0000001" when (X = "0000") else
58 "1001111" when (X = "0001") else "1111111";
```


58 | **end selection;**

- 4) Vi overfører programmet til DE2-boardet. SW[3:0] er input A1, SW[11:8] er input B1, HEX4 er segA1, HEX6 er segB1, HEX0 er seg1 og HEX1 er seg10. Vi sætter 0 og 0 som input som ses på figur 4.13 Vi sætter 9 og 3 som input som ses på figur 4.14:



Figur 4.13. To 7-segment adder med 0 og 0 som input

Vi sætter ugyldige værdier som input som ses på figur 4.15:



Figur 4.14. To 7-segment adder med 9 og 3 som input



Figur 4.15. To 7-segment adder med to inputs højere end 9 (ugyldige værdier)

- 5) Vi skriver koden for en to-input BCD adder med 2-cifret input og 3-cifret output som ses i kode 4.6

Kode 4.6. To-input BCD adder med 3-cifret output

```

1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity FourInputBCDAdder is
6 port(A1, A10, B1, B10: in std_logic_vector(3 downto 0);
7      segA1, segA10, segB1, segB10, seg1, seg10, seg100: out std_logic_vector(6 downto
8      0));
9 end FourInputBCDAdder;

```


```
9
10 architecture selection of FourInputBCDAdder is
11 signal A1signal, A10signal, B1signal, B10signal : std_logic_vector( 3 downto 0);
12 signal sum1, sum10, sum100 : std_logic_vector(4 downto 0);
13 signal Z1, Z10 : unsigned (0 downto 0);
14 signal M1, M10, M100 : std_logic_vector(4 downto 0);
15 begin
16 A1signal <= "1001" when (A1 >= "1001") else A1;
17 A10signal <= "1001" when (A10 >= "1001") else A10;
18 B1signal <= "1001" when (B1 >= "1001") else B1;
19 B10signal <= "1001" when (B10 >= "1001") else B10;
20
21 sum1 <= (std_logic_vector(resize(unsigned(A1signal), 5) +
22             resize(unsigned(B1signal),5)));
22 sum10 <= (std_logic_vector(resize(unsigned(A10signal),5)+
23             resize(unsigned(B10signal),5) + Z1));
24
24 Z1 <= "0" when (sum1 <= "01001" ) else "1";
25 M1 <= (std_logic_vector(unsigned(sum1) - 10)) when (Z1= "1") else sum1;
26
27 Z10 <= "0" when ( sum10 <= "01001" ) else "1";
28 M10 <= (std_logic_vector(unsigned(sum10)-10)) when (Z10= "1") else sum10;
29
30 M100 <= (std_logic_vector(("0000" & Z10)));
31
32 segA1<="0000001" when (A1signal ="0000") else
33 "1001111" when (A1signal ="0001") else
34 "0010010" when (A1signal ="0010") else
35 "0000110" when (A1signal ="0011") else
36 "1001100" when (A1signal ="0100") else
37 "0100100" when (A1signal ="0101") else
38 "1100000" when (A1signal ="0110") else
39 "0001111" when (A1signal ="0111") else
40 "0000000" when (A1signal ="1000") else
41 "0001100";
42
43 segA10<="0000001" when (A10signal ="0000") else
44 "1001111" when (A10signal ="0001") else
45 "0010010" when (A10signal ="0010") else
46 "0000110" when (A10signal ="0011") else
47 "1001100" when (A10signal ="0100") else
48 "0100100" when (A10signal ="0101") else
49 "1100000" when (A10signal ="0110") else
50 "0001111" when (A10signal ="0111") else
51 "0000000" when (A10signal ="1000") else
52 "0001100";
53
54 segB1<="0000001" when (B1signal ="0000") else
55 "1001111" when (B1signal ="0001") else
56 "0010010" when (B1signal ="0010") else
57 "0000110" when (B1signal ="0011") else
58 "1001100" when (B1signal ="0100") else
59 "0100100" when (B1signal ="0101") else
60 "1100000" when (B1signal ="0110") else
61 "0001111" when (B1signal ="0111") else
62 "0000000" when (B1signal ="1000") else
63 "0001100";
```

```

64
65 segB10<="0000001" when (B10signal ="0000") else
66 "1001111" when (B10signal ="0001") else
67 "0010010" when (B10signal ="0010") else
68 "0000110" when (B10signal ="0011") else
69 "1001100" when (B10signal ="0100") else
70 "0100100" when (B10signal ="0101") else
71 "1100000" when (B10signal ="0110") else
72 "0001111" when (B10signal ="0111") else
73 "0000000" when (B10signal ="1000") else
74 "0001100";
75
76 seg1<="0000001" when (M1 = "00000") else
77 "1001111" when (M1 = "00001") else
78 "0010010" when (M1 = "00010") else
79 "0000110" when (M1 = "00011") else
80 "1001100" when (M1 = "00100") else
81 "0100100" when (M1 = "00101") else
82 "1100000" when (M1 = "00110") else
83 "0001111" when (M1 = "00111") else
84 "0000000" when (M1 = "01000") else
85 "0001100" when (M1 = "01001") else "0001100";
86
87 seg10<="0000001" when (M10 = "00000") else
88 "1001111" when (M10 = "00001") else
89 "0010010" when (M10 = "00010") else
90 "0000110" when (M10 = "00011") else
91 "1001100" when (M10 = "00100") else
92 "0100100" when (M10 = "00101") else
93 "1100000" when (M10 = "00110") else
94 "0001111" when (M10 = "00111") else
95 "0000000" when (M10 = "01000") else
96 "0001100" when (M10 = "01001") else "0001100";
97
98 seg100<="0000001" when (M100 = "00000") else
99 "1001111" when (M100 = "00001") else
100 "0000001";
101 end selection;

```

Vi overfører programmet til DE2-boardet. SW[3:0] er input A1, SW[7:4] er input A10, SW[11:8] er input B1, SW[15:12] er input B10, HEX4 er segA1, HEX6 er segB1, HEX0 er seg1, HEX1 er seg10 og HEX2 er seg100. Vi sætter 0 og 0 som input som ses på figur 4.16 Vi sætter 69 og 69 som input som ses på figur 4.17: Vi sætter 99 og




Figur 4.16. To-input BCD adder med 2-cifret input på 00 og 00 og 3-cifret output

99 som input (maksimale værdier) som ses på figur 4.18:



Figur 4.17. To-input BCD adder med 2-cifret input på 69 og 69 og 3-cifret output



Figur 4.18. to-input BCD adder med 2-cifret input på 99 og 99 og 3-cifret output