


Formelsammlung zur Technischen Informatik Programmierbare Logik Lattice LC4128V



Karl Laber Hohentwiel-Gewerbeschule Singen Uhlandstr. 27 78224 Singen Version 1.0 10.03.2020




Inhaltsverzeichnis

1. Logische Grundgatter	5 2
2. Schaltwerke	3
3. ABEL-HDL	5 7
4. Software	5 9
4.1. ISPLeverProjectNavigator	5 9
4.2 LatticeDiamondProgrammer	S 12



1. Logische Grundgatter


Hinweis: Die jeweils erste Zeile entspricht der ABEL-HDL Syntax!



 $Y = \overline{A \wedge B}$



auch zulässig:



$$Y = A \# B$$

 $Y = A OR B$
 $Y = A + B \text{ (nicht in ABEL)}$
 $Y = A \lor B$



1

0




$$Y = !(A # B)$$

$$Y = NOT (A AND B)$$

$$Y = /(A + B)$$

$$Y = \overline{A \lor B}$$





$$Y = A \ B$$

 $Y = A \ XOR \ B$
 $Y = A/B + /AB$
 $Y = A \oplus B$

Y = A !

 $Y = \overline{A \oplus B}$

Y = A XNOR B

Y = AB + /A/B

A	Y
0	0
1	1
0	1
1	0
	0 1 0 1




XNOR (Äquivalenz)

PullUp - Widerstand


offen:

GND


A = 0:





 V_{cc}














2. Schaltwerke

FlipFlop

RS-FlipFlop (statisch)



Zustandsfolgetabelle


S	R	Qª	Q ⁿ⁺¹	
0	0	0	0	en ai ahawa
0	0	1	1	speichern
0	1	0	0	Reset
0	1	1	0	Reset
1	0	0	1	Set
1	0	1	1	sei
1	1	?	?	nicht sinnvoll

$$Q^{n+1} = (Q^n \& !R # !R \& S)$$

$$Q^{n+1} = S # !R\& Q^n$$
 (Minimalform)


in ABEL® steht kein zustandsgesteuertes SR-FF zur Verfügung

D-Flip-Flop (dynamisch)




C	D	Q ⁿ⁺¹
1	X	Qª
0	X	Qª
pos	0	0
pos	1	1
neg	X	Q"


Impulsdiagramm



Zähler (Blockschaltbild)




Zustandsdiagramm



- wenn es sich offensichtlich um ein getaktetes Schaltwerk handelt, kann die Angabe des Taktes als Übergangskriterium entfallen.
- Zusätzliche Übergangsbedingungen müssen angegeben werden

Zustandskodierung

Zustand	Codierung Q1,Q0
STATE0	00
STATE1	01
STATE2	10
STATE3	11



STATE2
Y0,Y1,Y2


STATE1
Y0,Y1,Y2

Codierte Zustandsübergangstabelle (Codierte Zustandsfolgetabelle)


	n		n-	+1
U	Q1	Q0	Q1	Q0
0	0	0	0	0
1	0	0	0	1
x	0	1	1	0
x	1	0	0	0


 die Angabe von Ausgabewerten in einem Zustand werden durch einen (Unter-)Strich vom Zustandsnamen getrennt (die "else" - Angabe kann entfallen).







- 4-Bit Speicherregister (4 flankengesteuerte D-Flipflops)
 - Parallele Ein- und Ausgabe
- Wenn der Baustein ausgewählt ist (EN = 0), werden mit der ansteigenden Flanke des Takt-Signals die an den Eingängen D₀ ...D₃ anstehenden Daten übernommen.
- Mit einem 0-Signal am →CLR-Eingang kann das Register gelöscht werden.
- EN ermöglicht, die Ausgänge in Tri-State zu schalten (EN=1) oder den Speicherinhalt auszulesen (EN=0)







- Read Only Memory
- mit den Adressen 0 ... 1023
- einer Wortbreite von 4 Bit
- und 1 Freigabeeingang



- 4-Bit Schieberegister
- Links- Rechtsbetrieb:


Mode	S1	S0	Funktion
0	0	0	-
1	0	1	rechts
2	1	0	links
3	1	1	parallele Eingabe

- mit serieller Eingabe
- paralleler Ausgabe
- Vorwärtsschieben mit der positiven Taktflanke und der Möglichkeit, das gesamte Register zu löschen


Formelsammlung zur Technischen Informatik – Programmierbare Logik







- CTR = Zähler
- DIV 16 $\hat{=}$ 16 verschiedene binäre Zustände
- Vorwärtszähler (+)
- EN = 1 und die positive Taktflanke führen zum nächsten Zählzustand
- Mit /LOAD kann ein Anfangszustand geladen werden





MUX / DX Multiplexer / Demultiplexer CTRm Zähler mit m Bits / Zykluslänge = 2m


CTR DIVm Zähler mit Zykluslänge m


Schieberegister mit m Bits SRGm


Spezielle Schaltwerke der ISP-Logik

















- Rückwärtszähler (CounterBinaryDown)
- Ein- und Ausgangsübertrag CAÍ / CAO (kaskadierbar)
- Enable (EN)
- Load (LD) beliebiger Startwert möglich
- CS (synchrones Rücksetzen / clear)
- PS (synchrones Setzen)

					PS	
CAI	Q0		_	CAI		
	Q1		_	D0	Q0	_
			_	D1	Q1	<u> </u>
	Q2			D2	Q2	<u> </u>
EN	Q3		_	D3	Q3	<u> </u>
> = N	CAO			LD	CAO	
				EN		
С	D			>	CS	
	CBU2	4			CBD	44

	Input							ıtput
PS	CS	LD	D	EN	CAI	CLK	Q	CAO
1	X	X	X	X	X	1	1	0
0	1	X	Х	Х	X	1	0	2)
0	0	1	d	X	X	1	d	3)
0	0	0	X	0	X	X	Q	0
0	0	0	Х	X	0	X	Q	0
0	0	0	X	1	1	1	1)	4)

Vorwärtszähler mit Carryln und CarryOut

- count down CAO = CAI & EN
- CAO = CAI & EN & !D0 & !D1 & !D2 & !D3 CAO = 1 nach dem letzten Zählschritt



The Header Section

- Module (required)
- Interface (lower level, optional)
- Title

The Declarations Section

- Declarations Keyword
- Device Declaration
- Hierarchy Declarations
- Signal Declarations
- Constant Declarations
- Symbolic State Declarations
- Macro Declarations
- Library Declarations

The Logic Description Section

- Dot Extensions
- Equations
- Truth Tables
- State Descriptions
- Fuses Declarations
- XOR Factors

The Test Vectors Section

- Test Vectors
- Trace Statement

The End Statement

Keyword: end

```
pin;
Takt
              pin istype 'com, dc';
u,QC,QB,QA
equations
 QC.Clk = Takt;
 QB.Clk = Takt;
 QA.Clk = Takt;
truth table
([u,QC,QB,QA] :> [QC,QB,QA])
      0,0,0 ] :> [0,0,1];
 įΟ,
      0,0,1 ]
                   [0,1,0];
               :>
 [0,
       0,1,0
             1
                   [0,1,1];
               :>
                   [1,0,0];
      0,1,1
 [0,
               :>
 [0,
      1,0,0
             ]
                   [1,0,1];
               :>
 , oj
      1,0,1]
               :>
                   [1,1,0];
                   [1,1,1];
 [0,
       1,1,0 ] :>
 [0,
      1,1,1 ]
                   [0,0,0];
              :>
 [1,
      0,0,0]
                   [1,1,1];
               :>
 [1,
       0,0,1
             1
               :>
                   [0,0,0];
      0,1,0
 [1,
                   [0,0,1];
               :>
```

:>

1,0,1] :> [1,0,0];

1,1,0] :> [1,0,1]; 1,1,1] :> [1,1,0];

[0,1,0];

[0,1,1];

end

[1,

[1,

[1,

[1,

[1,

0,1,1

1,0,0] :>

Beispiel

module szd07vr;


```
TRUTH_TABLE( inputs -> outputs ) invalues -> outvalues ; Funktionstabelle or 
TRUTH_TABLE( inputs :> reg_outs ) invalues, reg_values:> reg_values ; Zustandsübergangstabelle
```

inputs Input signal names to the logic function.

outputs Output signal names from the logic function.

reg_outs Registered (clocked) output signal names.

Indicates the input to output function for combinational outputs.
 Indicates the input to output function for registered outputs.



D-Flipflop mit

 asynchronen Setz- und Rücksetzeingängen.

 Der Möglichkeit, den Ausgang hochohmig zu schalten (TriState)

Detailed Dot Extensions

Dot Ext.	Function
.AP	Asynchronous Preset
.AR	Asynchronous Reset
.CLK	Clock Input
.D	D Flip-flop
.LE	Latch Enable
.LH	High Latch Enable
.PIN	PIN Feedback
.OE	Output Enable (TriSTate)



3. ABEL-HDL

Beispiel: Schaltnetzentwurf

MODULE Druckbehaelter

```
TITLE 'Druckbehaelter'
//Name:
//Klasse:
//Datum:
//Aufgabe: Druckbehälter mit 3 Sensoren
DECLARATIONS
```

S1..S3 PIN 29..31; //3 DIP-Schalter rechts

//Ausgangssignale

//Eingangssignale

A1,W1 PIN 61,53 ISTYPE'Buffer,com'; //A=obere LED , W=untere LED A2,W2 PIN 67,70 ISTYPE'Buffer,com';

TRUTH_TABLE //Wahrheitstabelle

```
([S3,S2,S1]->[A1,W1]);

[0,0,0]->[0,0];

[0,0,1]->[0,1];

[0,1,0]->[0,1];

[0,1,1]->[1,1];

[1,0,0]->[0,1];

[1,0,1]->[1,1];

[1,1,0]->[1,1];
```

EQUATIONS

A2= (S1&S2&!S3)#(S1&!S2&S3)#(!S1&S2&S3)#(S1&S2&S3); W2=!((!S1 & !S2 & !S3)#(S1 & S2 & S3));

END



Beispiel: Schaltwerksentwurf

MODULE Effektbeleuchtung

```
TITLE 'Effektbeleuchtung'
//Name:
//Klasse:
//Datum:
//Aufgabe: Effektbeleuchtung Abi-Aufgabe
DECLARATIONS
//Eingangssignale
Takt PIN 89; //1Hz
   PIN 31; //S=0 Betriebsart 1, S=1 Betriebsart 2
//Zwischensignale
Q0..Q2 NODE ISTYPE'Buffer,reg';//Speicherausgänge SW
//Ausgangssignale
L0..L5 PIN 53..56,58,59 ISTYPE'Buffer,com';//SN bzw. Codierer
x=.X.; //don't care
EQUATIONS
Q0.clk=Takt;
Q1.clk=Takt;
Q2.clk=Takt;
TRUTH_TABLE //Zustandsfolgetabelle SW
([S,Q2,Q1,Q0] :> [Q2,Q1,Q0]);
[1,x,x,x] := [0,0,0];
] <: [ 0, 0, 0, 0]
TRUTH TABLE //Wahrheitstabelle Codierer SN
([Q2,Q1,Q0] \rightarrow [L5,L4,L3,L2,L1,L0]);
[0,0,0] - [
                                ];
```

END




4. Software

4.1 ISPLeverProjectNavigator




Software zum

- Anlegen eines Projektes
- Beschreibung der Schaltung u.a. in ABEL-HDL
- Erzeugung eine JEDEC-Files
- a) File → New Project
- b) Projekt Name und Location angeben
- c) Schematic ABEL wählen, dann < Weiter>




d) Family: ispMach 4000 und Device: LC4128V selektieren, dann <Fertig stellen>






e) Mit der rechten Maustaste auf LC4128V-10T100 klicken → New... wählen




f) ABEL-HDL Module wählen




g) Dreimal die gleiche Bezeichnung eingeben

Beachte: Keine Umlaute (ä, ö, ü)
nicht mit einer Zahl beginnend
zusammenhängende Zeichenkette ohne Minus






h) Eingabe der Aufgabenstellung im Editor (vgl. Kap. 3 ABEL-HDL), dann speichern



i) Doppelklick mit der linken Maustaste auf Fit Design → danach <Import> wählen



j) Danach sollte bei dem Eintrag JEDEC-File ein grünes Häkchen erscheinen. Ansonsten entweder den/die Fehler beseitigen oder noch einmal auf den Eintrag JEDEC-File doppelklicken. In entsprechenden Pfad (Location) sollte nun eine Datei mit der Endung .jed vorliegen.




4.2 LatticeDiamondProgrammer



Software zum Downloaden der JEDEC-Datei auf das Zielsystem (Hardware).

a) Hardware mit der USB-Schnittstelle des PC verbinden, dann mit <OK> bestätigen








b) Korrekte Device einstellen → LC4128V ohne (B) !!!



c) Bei File Name... in dem entsprechenden Verzeichnis die Jedec-Datei wählen.



d) Mit der Aktivierung des Icons **Program** (grüner Pfeil nach unten) den Download Prozess starten. Danach sollte die Schaltung auf dem IC verifiziert sein.