

Arkitektur och assembler för INTEL/AMD 64 bitar (x64)





1971



Äldre arkitektur, 16 bitar (x86)

(för bakgrund och historik)

- endast 8 generella(?) register
 - AX för aritmetiska operationer
 - BX f\u00f6r pekare (basadresser)
 - CX för skift och loopar
 - DX för aritmetik och I/O
 - SP stackpekare
 - BP stackbas (framepointer)
 - SI source index f

 ör k

 älla vid streaming
 - DI destinations index vid streaming
- ordlängd 16 bitar



Arkitektur (x86_64 kallas x64)

- Material på Canvas:
 "Intel 64-bits arkitektur Introduktion till assembler-programmering för x86 64"
 - (Förutsätter att man kan ARM och grundläggande datorarkitektur.)
- CISC-arkitektur (instruktionsmässigt), med delvis underliggande RISCarkitektur (dvs hybrid).
- Exekverar instruktioner parallellt => efterföljande synkronisering. Kör pipelining med många exekveringssteg (14-24).
- Historia: 8086, (80186), 80286, 80386, 80486, pentium XX, Intel Core 2, i7, i3, i5, i9, etc kallas alla för x86. 64-bitarsarkitektur skulle kallas x86_64 men kallas x64.
- Intels första processor var 4004 (från 1971) och hade 4-bitarsarkitektur.





Arkitektur (x64)

Komplicerade CISC-instruktioner (det vi ser)

Omvandlar internt till enkla RISC-instruktioner (under ytan)

Pipeline med 14-24 exekveringssteg, "out-of-order-exekv." Parallellitet i pipeline ger problem:

a) resultat ej färdiga

Lösning:

Stuva om instruktionerna

b) hopp (redan hunnit köra in framtida instr. i pipelinen) Lösning:

"Deep branch prediction" = gissa framtida hopp och planera pipeline därefter. (Om man gissar rätt = vinst)

"Spekulativ exekvering" = gissa exekveringsväg (inkl hopp). Eventuellt gissas flera olika vägar och alla beräknas.

"under ytan – syns ei"

Slutresultat "lappas ihop". "Nitar kastas". Skriv till register.



Arkitektur x64

- VARNING: Olika versioner av assembler-översättare:
 - AT&T-syntax (Unix/Linux-världen)
 (gnu-C-kompilator gcc och gnu-assembler gas)
 - Intel-syntax (Windows-världen)
- Ordningen mellan operanderna är omkastad!
- I dokumentet på Canvas ("Intel 64-bits arkitektur –
 Introduktion till assembler-programmering för x86_64")
 används AT&T (samt på labbar, dvs omkastat mot ARM).



Arkitektur x64


- 16 generella register
 (som jämförelse har 64bits ARM 32 st) (32bits ARM 16 st)
- Ordlängd 64 bitar
- De flesta instruktioner kan jobba mot en operand i register och en (1) operand i minnet. (Instruktionerna kan givetvis arbeta med bara registerinnehåll också)

(jämför ARM: Bara register-register förutom LDR och STR)



Arkitektur x64

- De 16 generella 64-bit registerna kan "styckas upp i"
 - 32-bitars register
 - 16-bitars register
 - 8-bitars register



in real life

Arkitektur (forts.)

64-bitsregister	32-bitsregister	16-bitsregister	8-bitsregister	
r <u>ax</u>	e <u>ax</u>	<u>ax</u>	al (ah, hög byte i ax)	
r <u>bx</u>	e <u>bx</u>	<u>bx</u>	bl (bh, hög byte i bx)	
r <u>cx</u>	e <u>cx</u>	<u>CX</u>	cl (ch, hög byte i cx)	
r <u>dx</u>	e <u>dx</u>	<u>dx</u>	dl (dh, hög byte i dx)	
r <u>si</u>	e <u>si</u>	<u>si</u>	<u>si</u> l	
r <u>di</u>	e <u>di</u>	<u>di</u>	<u>di</u> l	
r <u>bp</u>	e <u>bp</u>	<u>bp</u>	bpl Obs! en ra	ıd i
r <u>sp</u>	e <u>sp</u>	<u>sp</u>	spl tabellen	är
r8	r8d	r8w	r8b olika delar	av
r9	r9d	r9w	r9b ett och sam	
r10	r10d	r10w	r10b register	_
r11	r11d	r11w	r11b	
r12	r12d	r12w	r12b	
r13	r13d	r13w	r13b	
r14	r14d	r14w	r14b	
r15	r15d	r15w	r15 b	

Samtliga namn (utom specialfallen i parenteser) avser de lägsta bitarna



AX, BX, CX, DX, SP, BP, SI, DI (namn från gamla x86, 16 bit)


- AX för aritmetiska operationer
- BX för pekare (basadresser)
- CX för skift och loopar
- DX för aritmetik och I/O
- SP stackpekare
- BP stackbas (framepointer)
- SI source index f

 ör k

 älla vid streaming
- DI destinations index vid streaming




64-bits register





Suffix till instruktioner

- Suffix till instruktioner anger hur stort dataformat som ska användas
 - b = byte (8 bitar)
 - s = short (16-bits heltal) eller single (32-bits flyttal)
 - w = word (16 bitar, OBS!!)
 - I = long (32-bits heltal eller 64-bits flyttal)
 - q = quad (64 bitar)
 - t = ten bytes (80 bits flyttal)
- Om man utelämnar suffix används formatet hos destinationsregistret (osäker programmering, rekommenderas inte)



(destinationsregister) bestämmer (32 bitar) (osäker programmering, rekommenderas inte)

32 bitar ebx 16 bitar rax = eax bx rax =

OBS!!!

 Att den högre delen av registret fylls med nollor gäller bara instruktioner som skriver 32 bitar.

 Om man skriver 16 eller 8 bitar i ett register kommer resten att vara oförändrat. (Nollställ själv!)

Notera att rax, eax, ax, ah och al är samma register



Indirekt adressering till minne

Parentes anger att registrets innehåll tolkas som adress (Jfr [] för ARM)

Jfr [r1,#4] i ARM

```
64 bitar
                       32 bitar
I = Ionq = 32 bitar
     mov1 (%rbx), %eax
                                 #laddar ett 32-bitstal från
                                 #minnesadressen rbx pekar på till eax
                                              (%rbx) = 64-bitars adress som pekar på ett 32-bitars tal
              64 bitar
                      64 bitar
q = quad = 64 bitar
                                 #sparar 64 bitar från rdi till
     movg %rdi, (%r12)
                                 #den minnesplats r12 pekar på
                         64 bitar
              32 bitar
I = long = 32 bitar
     movl %eax,-4(%rbp
                                 #sparar 32 bitar från eax till
                                 #adressen rbp-4
                Minnesadressen i register
               rbp ökas med (-4)
```



Alternativ adressering till minne

Istället för t.ex. (%rbx) kan man använda:

- Deklarera en variabel (t.ex. **SUM**:) i programmets datasektion. Då kan **SUM** användas direkt i instruktionen.

Anm: Med **lea** (load effective address) flyttar man en adress till ett register.

Exempel leaq SUM, %r11

q = quad = 64 bitar

- Ange ett tal direkt i instruktionen med hjälp av \$
Detta kallas immediate adressering.

Exempel: \$4 (Notera att det tolkas som 32 bitar.)



Hantering av stacken

64 bitar


- Registret rsp används normalt som stackpekare
- OBS! Stacken växer mot lägre adresser
- Instruktionerna push och pop sparar respektive hämtar data på stacken och uppdaterar stackpekaren automatiskt
- instruktionen **call** (som används för hopp till subrutin) "pushar" automatiskt återhoppsadressen på stacken.
- instruktionen ret används vid återhopp från subrutin och "popar" automatiskt återhoppsadressen från stacken till programräknaren

(Vi slipper kladdet som i ARM med att länkregistret skrivs över vid subrutin i subrutin.)



Vad döljer sig i "Intel Inside"?







Moderna processorer

Bygger på *superskalära* pipelinade strukturer med spekulativa metoder för "out-of-order" - exekvering

- Superskalär: Kan exekvera mer än en skalär (heltals-) instruktion åt gången
- Out-of-order: Kan exekvera instruktioner i en annan ordning än de står i programmet, blockerar ej varandra



Principiell pipeline

 Förenklad till 6 steg (modern Intel har 14 (Penryn) – 24 (Nehalem))

FI	DI	СО	FO	EI	wo			Jfr Al
	FI	DI	СО	FO	EI	wo		
		FI	DI	СО	FO	EI	wo	


- Fetch instruction (FI)
- Decode instruction (DI)
- Calculate operand address (CO)
- Fetch operand (FO)
- Execute instruction (EI)
- Write operand (WO)

```
(jfr IF = Instruction Fetch)
(jfr ID = Instruction Decode)
```



Instruction fetch unit och instruktionskö

- Det finns en *fetch unit* som hämtar instruktioner *innan* de behövs
- Dessa instruktioner lagras i en instruktions-kö



- Fetch unit kan känna igen hoppinstruktioner och generera hoppadress => kostnad för ovillkorliga hopp minskar. Fetch unit kan alltså hämta instruktioner enligt hopp.
- För villkorliga hopp är det svårare, då måste man veta om hoppet ska tas eller inte



Hantering av hopp (branches)

- Stall
- Delayed branching
- Branch prediction:
 - Statisk prediktering
 - Dynamisk prediktering
 - Spekulativ branch prediktion



Delayed branching (repetition från pipelining)

- Om kompilatorn inte hittar en lämplig instruktion att lägga i delay slots, så läggs en NOP (no operation) in.
- I ett normalt program kan kompilatorn i ca 60 85% av fallen med hoppinstruktioner hitta en annan lämplig instruktion flytta till branch delay slot



Statisk branch prediction

- Vid <u>statisk branch prediction</u> tas ingen hänsyn till exekveringshistoriken
- Olika statiska principer
 - Predict never taken antar att hoppet aldrig utförs.
 - Predict always taken antar att hoppet alltid utförs.
 - Prediktion beroende på riktning
 - ➤ Predict branch taken för tillbakahopp
 - > Predict branch not taken för hopp framåt




Dynamisk branch prediction

- I dynamisk prediktering tas hänsyn till exekveringshistoriken
- En bit för prediktion
 - Sparar ifall hoppet togs förra gången hoppinstruktionen användes och predikterar (gissar) att samma sak ska hända som förra gången. Om hoppet inte togs förra gången gissar man det inte ska tas nu heller och vice versa.
- Två bitar för prediktion
 - En mer "kvalificerad gissning"

Ex: "En prediktion skall vara fel två gånger för att den skall ändras"



Dynamisk branch prediction, 2 bitar



not taken

weakly

not taken

not taken

strongly

not taken

not taken

weakly

taken

strongly


taken

not taken

taken



Branch history table (branch target buffer)



EI = Execute Instruction



Branch prediction – villkorliga hopp

Antagande (prediction):Nästa instruktion exekveras (inget hopp)

Beskrivning av programmet:

- -%rcx <- %rcx+%rbx
- Hoppa till LABEL om noll
- Multiplikation: R[%rdx]:R[%rax]←S·R[%rax]
- Flytta talet 10 till register %rsi
- Alternativ 1: Hoppet görs inte (antagandet var rätt)

addq	%rbx,%rcx
je	LABEL
\mathtt{mulq}	%rax
movq	\$10,%rsi

FI	DI	СО	FO	EI	wo		_
	FI	DI	СО	FO	EI	wo	
		FI	DI	СО	FO	EI	wo
			FI	Stall	DI	СО	FO

Kostnad 1 cykel

Alternativ 2: Hoppet görs (antagandet var fel)

addq %rbx,%rcx
je LABEL
mulq %rax
instr vid LABEL

	411GC			Fetch of			
FI	DI	СО	FO	EI	wo		Execut
	FI	DI	СО	FO	EI	wo	Write c
		FI	DI	СО	FO	EI	wo
			FI	Gtal		اط⊸	СО

Kostnad 2 cykler

Decode instruction (DI)
Calculate operand address (CO)
Fetch operand (FO)
Execute instruction (EI)
Write operand (WO)

WO

CO FO EI WO

WO

ΕI

Fetch instruction (FI)

S=Source,

dvs %rax



Branch prediction forts.

- %rcx

Beskrivning av programmet:

-%rcx <- %rcx+%rbx

S=Source, dvs %rax

- Hoppa till LABEL om noll
- Multiplikation: R[%rdx]:R[%rax]←S·R[%rax]

ΕI

Fetch instruction (FI)
Decode instruction (DI)

Fetch operand (FO)

wo

Calculate operand address (CO)

- Flytta talet 10 till register %rsi

Antagande (prediction): Instruktion vid LABEL exekveras (hoppet görs)

Alternativ 1: Hoppet görs (antagandet var rätt)

addq %rbx,%rcx
— je LABEL
 mulq %rax
 instr vid LABEL

FI	DI	СО	FO	EI	wo		_
	FI	DI	СО	FO	EI	wo	
		FI	DI	СО	FO	EI	wo
			FI	Stall	DI	СО	FO

- Kostnad 1 cykel
- Alternativ 2: Hoppet görs inte (antagandet var fel)

addq %rbx,%rcx je LABEL mulq %rax movq \$10,%rsi

Execute instruction (EI) FΙ DI CO FO ΕI WO Write operand (WO) FΙ DI CO FO ΕI WO FΙ WO DI CO FO ΕI FΙ DI CO FO ΕI WO

Kostnad 2 cykler



Branch prediktion forts.

- Rätt branch prediction är viktigt (intelligent spågumma)
- Baserat på prediktion kan en instruktion och de som förmodas följa efter den hämtas och placeras i instruktionskön
- När hoppvillkoret är bestämt kan exekveringen fortsätta
- Om gissningen är fel måste "rätt" instruktioner hämtas
- För att utnyttja branch prediction maximalt kan exekveringen påbörjas innan hoppvillkoret är bestämt – kallas <u>spekulativ</u> <u>exekvering</u>



Spekulativ exekvering

- Med spekulativ exekvering menas att delar av instruktioner exekveras innan processorn vet om det är rätt instruktioner som ska exekveras.
- Om gissningen var rätt kan processorn fortsätta, annars får den göra om (hämta rätt instruktion)



Spekulativ exekvering forts.

Antagande (prediction): Instruktion vid LABEL exekveras (hoppet görs)

Beskrivning av programmet:

- -%rcx <- %rcx+%rbx
- Hoppa till LABEL om noll
- Multiplikation: R[%rdx]:R[%rax]←S·R[%rax]
- Flytta talet 10 till register %rsi
- Alternativ 1: Hoppet görs (antagandet var rätt)

addq %rbx,%rcx
—je LABEL
mulq %rax
→instr vid LABEL

FI	DI	СО	FO	EI	wo			
	FI	DI	СО	FO	EI	wo		
		FI	DI	СО	FO	EI	wo	
			FI	DI	СО	FO	EI	W

- Kostnad 0 cykler
- Alternativ 2: Hoppet g\u00f6rs inte (antagandet var fel)

addq %rbx,%rcx je LABEL mulq %rax movq \$10,%rsi DI CO FO ΕI WO FΙ WO DI CO FO ΕI FΙ FO WO DI CO ΕI FΙ CO

Kostnad 2 cykler

Fetch instruction (FI)
Decode instruction (DI)
Calculate operand address (CO)
Fetch operand (FO)
Execute instruction (EI)
Write operand (WO)

ΕI

WO

FO


S=Source,

dvs %rax



Superskalär arkitektur

 Kan exekvera mer än en instruktion åt gången eftersom de har mer än en pipeline



Exempel

Intel core i7 och AMD Opteron har 4 st parallella pipelines.



Out-of-order exekvering

- Hitta instruktioner oberoende av varandra och försöker exekvera dem parallellt
- Det innebär att exekveringsordningen kan förändras gentemot ursprungsprogrammet
- Programmets resultat får dock inte bli annorlunda än om instruktionerna körts i sekvens



Out-of-order exekvering




FIGURE 4.70 The three primary units of a dynamically scheduled pipeline. The final step of updating the state is also called retirement or graduation.



Kapacitetsutnyttjande

- Utnyttjandegraden är ofta låg, beroende på
 - Resurskonflikter
 - Databeroenden
 - Villkorliga instruktioner och hopp
- Ett sätt att utnyttja exekveringskapaciteten bättre är så kallad "hyperthreading".
 - Två trådar körs in i strukturen för en kärna för att kunna fylla pipelinerna bättre (fler oberoende instruktioner att välja på). Normalt "tror" operativsystemet att det är två kärnor istället för en fysisk.
 Operativsystemet måste kunna hantera flera kärnor.
- (Se nästa sida) Ett sätt att minska databeroenden är så kallad register renaming (register aliasing), vilket innebär att man använder mer än ett fysiskt register till samma variabel för att eliminera "falska" databeroenden.



Kapacitetsutnyttjande

• Ett sätt att minska databeroenden är så kallad *register renaming (register aliasing)*, vilket innebär att man använder mer än ett fysiskt register till samma variabel för att eliminera "falska" databeroenden.

```
1: movq (%rbx),%rax
2: addq $2,%rax
3: movq %rax,(%rbx)

# laddar ett 64-bitstal från minnesadressen rbx pekar på till rax
# rax <- rax + 2
# sparar 64 bitar från rax till den minnesplats rbx pekar på

# laddar ett 64-bitstal från minnesadressen rcx pekar på

# laddar ett 64-bitstal från minnesadressen rcx pekar på till rax
# rax <- rax + 4
# rax <- rax + 4
# sparar 64 bitar från rax till den minnesplats rcx pekar på
```

Instruktionerna 4,5,6 är oberoende av 1,2,3 men proc. kan ej utföra 4 förrän 3 är klar. (Annars förstörs innehållet i rax.) Lösn. Byt namn på **rax** i 4,5,6:

```
1: movq (%rbx), %rax
2: addq $2, %rax
3: movq %rax, (%rbx)

4: movq (%rcx), %rdx
5: addq $4, %rdx
6: movq %rdx, (%rcx)
```

Nu kan 1,2,3 utföras parallellt med 4,5,6




Utvecklingssteg enligt "tick-tock"modell

- "tick" krympning av halvledarprocessen, samma µarkitektur
- "tock" ny μarkitektur, samma tillverkningsprocess
- nytt steg varje år planerat (sackar efter något)

Archite	ctural change	Codename	uArch	Process	Release
					date
Tick	New Process			65 nm	Jan 5, 2006
Tock	New uArch	Conroe	Core		July 27, 2006
Tick	New Process	Penryn		45 nm	Nov 11, 2007
Tock	New uArch	Nehalem	Nehalem (Nov 17, 2008
Tick	New Process	Westmere		32 nm	Jan 4, 2010
Tock	New uArch	Sandy Bridge	Sandy Bridge		Jan 9, 2011
Tick	New Process	Ivy Bridge		22 nm	2012
Tock	New uArch	Haswell	Haswell (2013
Tick	New Process	Broadwell		*14 nm	2014
Tock	New uArch	Skylake i9	Skylake i9		2015
Tick	New Process	Skymont Cannon Lake		10 nm	2016- 2017
Tock	New uArch	Ice Lake (Sunny Cove)	Ice Lake (Sunny Cove)		2017 2018
Tick	New Process				
Tock	New uArch				

Anm: nm = nanometer = linjebredd -> påverkar tätheten (ledningslängder, dvs fördröjningar, dvs snabbhet) samt antal komponenter (dvs antal processorkärnor.)



Source: Wikipedia

 På sistone verkar det som om Intel arbetar i tre steg istället (toe-steget avser optimering av redan befintlig arkitektur och tillverkningsprocess)



Lite mer detaljerat:


https://www.theverge.com/202 0/9/2/21408718/intel-11thgen-tiger-lake-cpu-processorannouncement-laptops-fall


Tiger Lake i3-i7 för bärbara (lågt pris)

45 nm				[a]		,				
mn ce	Nehalem	Nehalem	Previous ^[10]	2008-11-17	Lynnfield	Clarksfield	Bloomfield	Gainestown	Beckton	
32 nm	Nenaiem	Westmere	Previous	2010-01-04	Clarkdale	Arrandale	Gulftown	Westmere-EP	Westmere-EX	
32 nm	Sandy	Sandy Bridge	2	2011-01-09	Sandy Bridge	Sandy Bridge-M	Sandy Bridge-E	Sandy Bridge-EP	_[15]	
	Bridge	Ivy Bridge	3	2012-04-29	Ivy Bridge	Ivy Bridge-M	Ivy Bridge-E	Ivy Bridge-EP	Ivy Bridge-EX	
22 nm	Haswell	Haswell	4	2013-06-02	Haswell-DT [18]	Haswell-MB (37–57W TDP, PGA package) Haswell-H (47W TDP, BGA package) Haswell-ULP/ULX (11.5–15W TDP) ^[18]	Haswell-E	Haswell-EP	Haswell-EX	
		Devil's Canyon		2014-06	Haswell-DT		N/A			
		Broadwell	5	2014-09-05	Broadwell-DT	Broadwell-H (37–47W TDP) Broadwell-U (15–28W TDP) Broadwell-Y (4.5W TDP)	Broadwell-E	Broadwell-EP	Broadwell-EX [19]	
		Skylake	6	2015-08-05	Skylake-S	Skylake-H (35–45W TDP) Skylake-U (15–28W TDP) Skylake-Y (4.5W TDP)	Skylake-X ^[21] Skylake-W	Skylake (formerly Skylak		
14 nm		Kaby Lake	7	2016-10	Kaby Lake-S	Kaby Lake-H (35–45W TDP) Kaby Lake-U (15–28W TDP) Kaby Lake-Y (4.5W TDP)	Kaby Lake-X			
		Kaby Lake Refresh	8	2017-09	N/A	Kaby Lake-U (15W TDP)		N/A		
	Skylake	Coffee Lake	8/9	2017-10	Coffee Lake-S	Coffee Lake-B ? Coffee Lake-H Coffee Lake-U	Coffee-Lake-S?			
		Kaby Lake G		2018-01-07		Kaby Lake-G ?				
10 nm		Cannon Lake	8	2018-05	N/A	Cannon Lake-U	N/A			
		Whiskey Lake		2018-08-28		Whiskey Lake-U				
		Amber Lake		2010-00-20		Amber Lake-Y				
14 nm		Cascade Lake	N/A	2019-04-02			Cascade Lake-X	Cascade L	ake-SP	
		Cooper Lake		2019			Cooper Lake-X	Cooper La	ake-SP	
		Comet Lake	9	2019 / 2020	Comet Lake-S	Comet Lake-U ^{[25][26][27][28]}				
		Ice Lake ^[31] (Sunny Cove)		2019 / 2020		lce Lake-U ^[32] lce Lake-Y ^[32]		lce Lake-	SP ^[33]	
	loe Lake ^[29]	Tiger Lake ^[29]				TOC EURC 1				
10 nm		(Willow Cove[34]?)								
		? (Golden Cove ^[34])								
7 nm ^[35]	- Unknown									
5 nm ^[35]					Unkr	IOWII				
Fabrication	Micro-	Code	Core i	Release	Desktop	Mobile	Enthusiast/ WS	2P/4P Server/WS	4P/8P Server	
process	architecture	names	generation	date	Processors					




Översikt







Out-of-order exekvering





Superskalär (Haswell arch.)

