
# Digital Design IE1204

Föreläsningsbilder av William Sandqvist

#### F9 Tillståndsautomater del1

Carl-Mikael Zetterling bellman@kth.se

# IE1204 Digital Design




Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

#### Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen
AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form
Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik
NAND NOR CMOS grindar, standardkretsar Minimering med Karnaughdiagram 2, 3, 4, 5, 6 variabler
Registeraritmetik tvåkomplementrepresentation av binära tal
Additionskretsar Multiplikationskrets Divisionskrets
Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder
Prioritetsenkoder Kodomvandlare
VHDL introduktion

Vippor och Låskretsar SR-latch D-latch D-vippa JK-vippa T-vippa Räknare Skiftregister Vippor i VHDL


#### Sekvensnät



Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät.

Det måste då ha ett *inre minne* som gör att utsignalen
påverkas av både nuvarande
och föregående insignaler!

#### Moore-automat




För Moore-automaten beror utsignalerna på insignalerna och det inre tillståndet. Det inre minnet är tillståndsregistret som består av **D-vippor**.

# Tillståndsregistrets D-vippor

Tillståndsregistrets D-vippor bromsar upp *kapplöpningen* mellan signalerna tills värdet är stabilt. (Jämför med

tullstationen).

nat




register

Aterkoppling

nat


# Tillståndsregistrets D-vippor

Tillståndsregistrets D-vippor bromsar upp *kapplöpningen* mellan signalerna tills värdet är stabilt. (Jämför med



# Tillståndsregistrets D-vippor


Tillståndsregistrets D-vippor bromsar upp *kapplöpningen* mellan signalerna tills värdet är stabilt. (Jämför med



# Snabbfråga Vippor

Vilket av följande tidsdiagram är giltigt för en

flanktriggad D flip-flop?



Alt: A

Alt: B

Alt: C

>Clock




Out

# Snabbfråga Vippor

Vilket av följande tidsdiagram är giltigt för en

In2 -

flanktriggad D flip-flop?





Alt: B

Alt: C

>Clock




Out


D kopieras till utgången vid flanken, dvs när Clock går från 0 till 1

# Snabbfråga Latch

Vilket av följande tidsdiagram är giltigt för en

D Latch?





Alt: A

Alt: B


Alt: C




# Snabbfråga Latch

Vilket av följande tidsdiagram är giltigt för en

D Latch?





Alt: A

Alt: B


Alt: C

D kopplas till utgången när Enable är 1, låses när Enable är 0 bellman@kth.se



### Designexempel "två i rad"


Sekvensdetektor. Om w har varit 1 under två (eller fler) klockcykler i rad skall z = 1.




#### **Specifikation**

Sekvenskretsen har en ingång w och en utgång z Om ingången w har varit 1 under nuvarande och föregående klockcykel så ska utgången z sättas till 1 Använd en Moore-automat med D-vippor för att realisera konstruktionen

## Tillståndsdiagram "två i rad"




### Tillståndstabell



Present	Next	Output	
state	w = 0	w = 1	$\mathcal{Z}$
А	А	В	0
В	Α	C	0
C	Α	C	1

Tre tillstånd – två vippor behövs för att minnas tillståndets nummer!

### "två i rad" som Moore-automat



### Designbeslut

 Designern måste bestämma vilka vippor som ska användas

D-, T-, eller JK-vippa

• Designern måste välja koden för varje tillstånd

## Designbeslut

#### Denna gång givet:

- D-vippor
- Tillståndsavkodning A = 00, B = 01, C = 10
- Koden 11 ska *inte* förekommer. Vi väljer don't care.

### Kodad tillståndstabell

Present	Next	Output	
state	w = 0	w = 1	z
Α	Α	В	0
В	Α	С	0
С	Α	С	1

$$\mathbf{A} = 00$$

$$\mathbf{B} = 01$$

$$\mathbf{C} = 10$$



Present	Next	state	
state	w = 0	w = 1	Output
$y_2y_1$	$Y_2Y_1$	$Y_2Y_1$	Z
00	00	01	0
01	00	10	0
10	00	10	1
11	dd	dd	d

$$Y_2Y_1 = f(y_2y_1w)$$
  $z = f(y_2y_1)$ 

#### Nästa tillståndsavkodare

Nästa tillståndsavkodaren består av de två logiknäten som finns som ingångsnät till de två vipporna. För att kunna minimera logiknäten skriver man in sanningstabellerna i Karnaughdiagram.

$$Y_2Y_1 = f(y_2y_1w)$$
  $Y_2 = f(y_2y_1w)$   $Y_1 = f(y_2y_1w)$   
 $z = f(y_2y_1)$ 


# Från kodad tillståndstabell till Karnaughdiagram

$$Y_2Y_1 = f(y_2y_1w)$$
  $Y_2 = f(y_2y_1w)$   $Y_1 = f(y_2y_1w)$ 

	<i>T</i>	}	1	$\sqrt{y_2^y}$	0 1 1	state	Next	Present
10	11	01	00	v \	Output	w = 1	w = 0	state
		0	0		2	$Y_2Y_1$	$Y_2Y_1$	$y_2y_1$
0	d	0	0	0	0	01	00	00
	1	0		1	0	10	00	01
U	d	0		1	$\frac{1}{d}$		1	H I
	d d	0	0	0	_		00	00

$$Y_1 = w\overline{y}_1\overline{y}_2$$

Present	Next	state	
state	w = 0	w = 1	Output
$y_2y_1$	$Y_2Y_1$	$Y_2Y_1$	Z
00	00	01	0
01	00	10	0
10	00	10	1
11	dd	<u>d</u> d	d




$$Y_2 = wy_1 + wy_2 =$$
  
=  $w(y_1 + y_2)$ 

## Utgångsavkodaren

$$z = f(y_2 y_1)$$


Present	Next	state	
state	w = 0	w = 1	Output
$y_2y_1$	$Y_2Y_1$	$Y_2Y_1$	Z
00	00	01	0
01	00	10	0
10	00	10	1
11	dd	dd	d



$$z = y_2$$


22

### Implementeringen



IE1204 2017 P2 bellman@kth.se 23

## Tidsdiagram "två i rad"



### Med andra beteckningar

Nuvarande tillstånd

Nästa tillstånd

 $y y^{\dagger}$ 

Övningshäfte och Hemert:

$$y_2^+ y_1^+ = f(y_2 y_1 w)$$
  $y_2^+ = f(y_2 y_1 w)$   $y_1^+ = f(y_2 y_1 w)$ 

### Med annan uppställning

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{2}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{2}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{2}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{1}^{+} = f(y_{2}y_{1}w)$$

$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{2}^{+} = f(y_{2}y_{1}w)$$


$$y_{2}^{+}y_{1}^{+} = f(y_{2}y_{1}w) \quad y_{2}^{+} = f(y_{2}y_{1}w)$$

$$y_{$$

Man kan direkt ställa upp den kodade tillståndstabellen som ett "Karnaugh-diagram".


IE1204 2017 P2 bellman@kth.se 26

### Mealy-automat



I en **Mealy**-Automat beror utgångssignalerna både på nuvarande tillstånd *och* ingångarna





Present	Next	Output	
state	w = 0	w = 1	z.
А	Α	В	0
В	Α	С	0
С	Α	С	1


### Mealy automaten

Present	Next	state	Output	
state	w = 0	w = 1	w = 0	w = 1
А	Α	В	0	0
В	Α	С	0	0
С	Α	С	1	1

Två av tillstånden som bara skiljer i utsignal kan slås ihop – insignalen kan användas för att skilja utsignalerna!

### Mealy automaten


Present	Next	state	Output z	
state	w = 0	w = 1	w = 0	w = 1
Α	Α	ВС	0	0
ВС	А	BC	0	1



# Tillståndsdiagram Mealy


#### "Två i rad"

- Tillståndsdiagrammet för Mealy-automaten behöver bara två tillstånd
- Utsignalen beror på *både* tillstånd och insignaler



### Tillståndstabell

Reset



Present	Next	state	Outp	out z
state	w = 0	w = 1	w = 0	w = 1
A	A	В	0	0
В	A	В	0	1

Två tillstånd – bara en vippa behövs!

### Kodad tillståndstabell

Present	Next	state	Out	put z
state	w = 0	w = 1	w = 0	w = 1
A	A	В	0	0
В	A	В	0	1

$$Y = f(y w)$$
  $z = f(y w)$ 


$\mathbf{A} = 0$ $\mathbf{B} = 1$	<b>&gt;</b>	-
		_

Present state	Next state		Output	
	w = 0	w = 1	w = 0	w = 1
у	Y	Y	Z	$\mathcal{Z}$
0	0	1	0	0
1	0	1	0	(1)

Direkt ur tabellen: Y = w z = yw


$$Z = w$$
  $z = yw$ 

# Implementeringen



### Tidsdiagram


- Utsignalen kan ändrar sig under hela klockperioden eftersom den är en funktion av insignalen
- Jämfört med Moore-automaten så 'reagerar' Mealyautomaten *tidigare* (bitsekvensen detekteras i t<sub>4</sub> jämfört med t<sub>5</sub> i Moore-automaten)



IE1204 2017 P2


# Mealy med utgångsregister

- Nackdelen med Mealy-automaten är att utsignalen kan ändras under hela klockperioden
- Man kan lägga till en register (vippa) på utgången så för att synkronisera utgången med klockflanken




## Tidsdiagram med utgångsregister

# Med ett utgångsregister så försvinner skillnaden mellan tidsdiagrammen!



IE1204 2017 P2 bellman@kth.se 37

# Vilket/vilka av följande tidsdiagram kan genereras från en **Moore** automat?




Alt: A Alt: B




Alt: C

# Vilket/vilka av följande tidsdiagram kan genereras från en **Moore** automat?



# Vilket/vilka av följande tidsdiagram kan genereras från en **Mealy** automat?




Alt: A

Alt: B

Alt: C



# Vilket/vilka av följande tidsdiagram kan genereras från en **Mealy** automat?



## Moore vs Mealy


- Moore-automatens utgångsvärden beror bara på det nuvarande tillståndet
- Mealy-automatens utgångsvärden beror på det nuvarande tillståndet och värden på ingångssignalerna
- Mealy-automaten behöver ofta färre tillstånd
- Mealy-automatens utsignaler är *inte* synkroniserade med klockan, varför man ofta lägger till ett utgångsregister

## Val av tillståndskodning

Valet av tillståndskodningen kan spela en stor roll för implementeringen eftersom den påverkar logiken för

- Next-state-decoder
- Utgångsavkodare

## "två i rad" tillståndsdiagram




### Tillståndskod = Binärkod

<b>A</b> = <b>B</b> = <b>C</b> =	<b>&gt;</b>	A B C

Present	Next state		
state	w = 0	w = 1	Output
<i>y</i> <sub>2</sub> <i>y</i> <sub>1</sub>	$Y_2Y_1$	$Y_{2}Y_{1}$	$\mathcal{Z}$
00	00	01	0
01	00	10	0
10	00	10	1
11	dd	dd	d

## Realisering (Binärkod)

2 D-vippor2 AND-grindar1 OR-grind




# Tillståndskod = Graykod

- I Gray-koden ändras bara en bit åt gången, dvs 00, 01, 11, 10
- Gray-koden är **bra för räknare**

		Present	Next state		
		state	w = 0	w = 1	Output
$\mathbf{A} = 00$		<i>y</i> 2 <i>y</i> 1	$Y_2Y_1$	$Y_2Y_1$	Z
$\mathbf{B} = 01  \mathbf{A}$	00	00	01	0	
$\mathbf{C} = 11$	В	01	00	11	0
4.0	C	11	00	11	1
10		10	dd	dd	d

## Realisering (Graykod)



## One-Hot-kodning

- One-hot-kodningen använder en vippa per tillstånd
- För varje tillstånd är en bit 'hot' (1), alla andra bitar är 0, dvs 0001, 0010, 0100, 1000
- One-hot kodningen minimerar den kombinatoriska logiken men *ökar* antalet vippor

## Vilken kod ska man välja?

- Det finns inte en kod som är den bästa i alla lägen, utan det beror helt på tillståndsdiagrammet
- Man kan även ha 'egna koder' som passar till konstruktionen, t ex 00, 11, 10, 01


#### FSM-Demo

Finite State Machine (FSM)


Kör en motor fram/back varannan gång

- Automaten med logikkretsar
- Programmerbar logik och VHDL

#### Demo. - wait - cw - wait - ccw -




#### Demo. - wait - cw - wait - ccw -





Kan Du ställa upp den kodade tillståndstabellen och Karnaughdiagrammen själv ... ?



#### Demo. - wait - cw - wait - ccw -








Med NAND-grindar

#### - wait - cw - wait - ccw -


Med 74-seriens standardkretsar



Det benovs ocksa klockpulser. Tumregel: tre gånger högre frekvens än insignalernas. ( här ger **10 Hz** tillräckligt snabb respons samtidigt som "kontaktstudsar" undertrycks)

## CPLD (MAX)?







Typiskt 64
Macroceller

Teknik:
AND-OR
array

(Större MAX har MUX-tree)

## FPGA (Cyclone II) ?






Typiskt 50000 logikelement

Teknik: MUX tree



## Rätt verktyg ...

Man skall väl **inte** skjuta **mygg** med luftvärnskanon – när det finns myggsprej?




## CPLD (MAX)

THE PERSONAL PROPERTY.

Med ett **breakoutboard** kan man använda kopplingsdäck till komponenter som egentligen är avsedda för ytmontering på kretskort. Man kan enkelt prova olika kopplingar.

På så sätt använder vi samma teknik som i övriga laborationer – trots att vi nu går över till mer komplexa så kallade **CPLD**-kretsar och programmerar dem med VHDL-språket.

### Programmerbar logik med VHDL



### VHDL-koden

#### Tillståndsregister med D-vippor:

```
state_register: -- (the flipflops)
process(clk)
begin
   if rising_edge(clk) then
      state <= nextstate;
end if;
end process;</pre>
```

#### VHDL-koden

```
next_state_decode: -- next state decoding part
process(present state, I, R)
 begin
   if I = '1' then
                                                     1(01)
     case present state is
        when 0 => next state <= 1;</pre>
        when 1 => next state <= 1;</pre>
                                              0(00)
                                                            3(11)
        when 3 => next state <= 2;</pre>
        when 2 => next state <= 2;</pre>
     end case;
                                                     2(10)
   else -- I = '0'
                                                      Ccw
     case present state is
        when 0 => next state <= 0;</pre>
        when 1 => next state <= 3;
        when 3 => next_state <= Ooops;</pre>
        when 2 => next state <= Ooops;
     end case:
   end if :
                               Vad ska stå i stället för Ooops!
end process:
```

#### VHDL-koden


```
next_state_decode: -- next state decoding part
process(present state, I, R)
 begin
   if I = '1' then
                                                     1(01)
     case present state is
        when 0 => next state <= 1;</pre>
        when 1 => next state <= 1;</pre>
                                              0(00)
                                                            3(11)
        when 3 => next state <= 2;</pre>
        when 2 => next state <= 2;</pre>
     end case:
                                                     2(10)
   else -- I = '0'
                                                      Ccw
     case present state is
        when 0 => next state <= 0;</pre>
        when 1 => next state <= 3;
        when 3 => next state <= 3;
        when 2 => next state <= 0;</pre>
     end case:
   end if :
end process:
```

bellman@kth.se

64

IE1204 2017 P2

## Pin-planering




# Chip-programmering



Har Du sett den här JTAG-kontakten på något datorkretskort?

#### Prova resultatet!



#### Klockpulser

10 Hz För denna tillämpning

### MAX-krets fungerar ...

