LAB VHDL-programmering

A PARTITION OF


Med ett **breakoutboard** kan man använda kopplingsdäck till komponenter som egentligen är avsedda för ytmontering på kretskort. Man kan enkelt prova olika kopplingar.

På så sätt använder vi samma teknik som i föregående laboration – trots att vi nu går över till mer komplexa så kallade **CPLD**-kretsar och programmerar dem med VHDL-språket.



MAX-krets





16 macroceller bildar en **LAB**. Vår labkrets innehåller 32 st makroceller, 2 st LAB.

(LAB A LAB B)

Blocket **PIA** används för att sammanbinda LAB-enheterna.

Laborationsuppgift - kodlås



- **Uppgift:** att skriva VHDL kod för ett kodlås som öppnas med koden "de fyra sista siffrorna i ditt personnummer".
- Ledning: en VHDL "mall" för ett *förenklat* kodlås som öppnas med koden "siffran ett".

CP ____ __ Nästa tillstånds-

avk**o**dare


nat

Kombi-

natoriskt

Instor-

heter



Till-


Återkoppling


stånds

register

LAB utrustning med MAX-krets








Tangenterna avkodas som "en av tre" **K**olumner, och "en av fyra" **R**ader.

Quartus tutorial för MAX CPLD för skolans centralt administrerade datorer







• Börja med att skapa ett projekt.

File, New, New Quartus II Project


New Project Wizard



Project Name and Directory



Add Files



William Sandqvist william@kth.se

Family and Device Settings


Device family ——			Show in 'Available devices' list
Family: MAX3000	A		Package: Any
Devices: All			
Devices; Mil			Pin count: Any
Target device			Speed grade: Any
	lata tha tha Ema		✓ Show advanced devices
	lected by the Fitter		
 Specific device 	selected in 'Available	e devices' list	☐ HardCopy compatible only
C Other: n/a			
vailable devices:			
Name	Core Voltage	Macrocells	
PM3032ALC44-4	3.3V	32	
PM3032ALC44-7	3.3V	32	
PM3032ALC44-10	3.3V	32	
PM3032ATC44-4	3.3V	32	
PM3032ATC44-7	3.3V	32	
	3.3V	32	
PM3032ATC44-10	3.3V	32	
		64	
PM3032ATC44-10 PM3032ATI44-10 PM3064ALC44-4	3.3V		
PM3032ATI44-10 PM3064ALC44-4			
PM3032ATI44-10 PM3064ALC44-4 Companion device			
PM3032ATI44-10 PM3064ALC44-4			

Family: MAX3000A Available devices: EPM3032ALC44-10


EDA Tool Settings

Tool Type	Tool Name	Format(s)		Run Tool Automatically
Design Entry/Synthesis	<none></none>	▼ <none></none>	₹	Run this tool automatically to synthesize the current design
Simulation	<none></none>	▼ <none></none>	7	Run gate-level simulation automatically after compilation
iming Analysis	<none></none>	▼ <none></none>	<u></u>	Run this tool automatically after compilation
formal Verification	<none></none>			
oard-Level	Timing	<none></none>	▼	
	Symbol	<none></none>	*	
	-7201	41101107		
	Signal Integrity	<none></none>	V	
Vi ko	Signal Integrity Boundary Scan	<none></none>	•	nvända nåara andra
	Signal Integrity Boundary Scan	<none></none>	tt a	nvända några andra tyg än Quartus –


Summary - sammanfattning



Projektet har skapats




VHDL koden




- Skapa en blank fil för VHDL-koden. File, New, VHDL File
- Mallprogrammet är komplett (men det är till ett förenklat kodlås).

Klistra in VHDL koden



Analysis and Synthesis






När man har nyskriven kod är det onödigt att köra hela verktygskedjan – risken är stor att det finns felaktigheter längs vägen ...


• Från början kör man bara **Analysis & Synthesis**.


Analysis and Synthesis






Labutrustningarna har *olika* ledningsdragning!






male



Det är DB25 kontaktens stift nr 1... 10 som används av tangenterna.

Vad gäller för just din utrustning?




JTAG
- TMS TDO TCK
- - VCC GND

TDI GND Så här identifierar Du pinne nr 1.



Pin Planner






Vid lab är alla utrustningarna kopplade på olika sätt, så Du måste göra en egen pin-planering för din labutrustning. Bildens pinnplan kan bara ses som ett exempel.




Start Compilation



• Start Compilation kör hela verktygskedjan.



Compilation successful




De 3 varningarna (fler med annan programversion) handlar om "verktyg" som *saknas* i vår programversion men som vi *inte* behöver.

William Sandqvist william@kth.se

Chip-programmering




JTAG						
TDI	-	TMS	TDO	TCK		
GND	ı	ı	VCC	GND		



Chip-programmering sker med en USB-blaster.

Prova funktionen!






Mall-programmet gäller ett förenklat kodlås som öppnar för tangenten "1", lite väl enkelt kan nog tyckas ...!

Öppna låset med ditt personnummer!


• Nu är det dags att skriva om VHDL-koden så att låset öppnar för de fyra sista siffrorna i ditt personnummer!



(Om Du förbereder koden för ditt personnummer, så kan två i en laborationsgrupp bidraga med hälften av koden var vid laborationen).

Beskrivning av kodlåsmallen

Kodlåsmallen gäller för ett förenklat lås som öppnar direkt när man trycker på tangenten för "1".



Så gott som all digital design sker numera med hjälp av högnivåspråk som VHDL/VERILOG. Vår grundkurs i digital-teknik ger *inte* utrymme att lära ut VHDL-språket, däremot kommer Du att kunna omforma "kodlåsmallen" till användbar VHDL-kod inför laborationen.

Tycker Du att VHDL-språket verkar intressant, så har skolan flera digitaltekniska fortsättningskurser ...

Moore automat


```
next state decoder: state register: output decoder:
             CP _____
          Nästa tillstånds-
   Instor-
                                              Utgångs-
                                                          Utstor-
  heter
           avkodare
                                               avkodare
                                                          heter
            Kombi-
                                                Kombi-
                             Till-
            natoriskt
                                                natoriskt
                            stånds
            nat
                                                nät
                            register
                  Aterkoppling
```

De olika blocken identifieras i koden med etiketter, "label"

```
next_state_decoder:
output_decoder:
state_register:
```

VHDL process

Med en "process" kan man beskriva *vad* ett block ska utföra utan att behöva gå in på detaljer om *hur* detta skall gå till.



lockmall.vhd

```
library IEEE;
        use IEEE.std logic 1164.all;
                                                                          output_decoder: -- output decoder part
        use IEEE.std_logic_arith.all;
                                                                          process(state)
start
                                                                          begin
        entity codelock is
                                                                            case state is
           port( clk:
                         in std_logic;
                                                                              when 0 to 1 => UNLOCK <= '0';
                         in std_logic_vector(1 to 3);
                                                                              when 2 to 31 => UNLOCK <= '1';
                          in std_logic_vector(1 to 4);
                                                                            end case:
                          out std logic vector(4 downto 0);
                                                                          end process;
                  UNLOCK: out std_logic );
        end codelock;
                                                                          state_register: -- the state register part (the flipflops)
                                                                 end
start
                                                                          process(clk)
        architecture behavior of codelock is
                                                                          begin
        subtype state type is integer range 0 to 31;
                                                                            if rising_edge(clk) then
        signal state, nextstate: state_type;
                                                                               state <= nextstate;
                                                                            end if;
        begin
                                                                          end process;
        rextstate decoder: -- next state decoding part
                                                                          end behavior;
                                                                                              end
        process(state, K, R)
        begin
           case state is
                                                                             entity
             when 0 \Rightarrow if (K = "100" and R = "0001")
                                                      then nextstate <= 1;
                       else nextstate <= 0;
                                                                             architecture
                       end if;
             when 1 \Rightarrow if (K = "100" and R = "0001")
                                                      then nextstate <= 1;
                       elsif (K = "000" and R = "0000") then nextstate <= 2;
                       else nextstate <= 0;
                                                                             next state decoder:
                       end if;
             when 2 to 30 => nextstate <= state + 1;
                                                                             output_decoder:
             when 31
                         => nextstate <= 0:
           end case;
        end process:
                                                                             state register:
        debug output: -- display the state
        q <= conv std_logic_vector(state,5);</pre>
```

Kodlås VHDL

entity

start


Block-beskrivning, insignaler och

utsignaler


```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
```

Bitvektorer och bitar

Man kan anpassa indexeringen av variabler så att den överensstämmer med databladen – mindre risk för misstag!



```
std_logic_vector(1 to 3);
    std_logic_vector(1 to 4);
out std_logic_vector(4 downto 0);
```



q[4..0]

UNLOCK

architecture

Beskrivning av blockets beteende

```
architecture behavior of codelock is
subtype state_type is integer range 0 to 31;
signal state, nextstate: state_type;
```

begin;

start

Här skapar vi en ny datatyp, **state_type**, som kan ha heltalsvärden mellan 0 och 31. Kompilatorn förhindrar oss då från att (av misstag) använda andra värden. Signalerna **state** och **nextstate** är av denna typ.

```
nextstate decoder: -- next state decoding part
process(state, K, R)
begin
   case state is
     when 0 \Rightarrow if (K = "001" and R = "0001") then nextstate <= 1;
                else nextstate <= 0;</pre>
                end if:
     elsif (K = "000" and R = "0000") then nextstate <= 2;</pre>
                else nextstate <= 0;</pre>
                end if:
                                                    first digit
     when 2 to 30 => nextstate <= state + 1;
                                                    released
     when 31 => nextstate <= 0;</pre>
                                            first digit
                                            still pressed
  end case:
                                                     first digit
end process;
                                                     pressed
                                           waitfor
                                           first digit
                                                             the lock is open
                                                             for 30 clock pulses
```

För att kunna **felsöka** vill vi kunna följa vilket tillstånd automaten befinner sig i ...

```
debug_output: -- display the state
q <= conv_std_logic_vector(state,5);</pre>
```


Funktionen conv_std_logic_vector() omvandlar state (ett heltal mellan 0...31) till en 5-bitars bitvektor q, q(4) ... q(0).

```
output_decoder: -- output decoder part
process(state)
begin
  case state is
    when 0 to 1 => UNLOCK <= '0';
    when 2 to 31 => UNLOCK <= '1';
  end case;
end process;</pre>
```

```
state_register: -- the state register part (the flipflops)
process(clk)
begin
  if rising_edge(clk) then
     state <= nextstate;</pre>
  end if;
end process;
                                 nextstate
                                                      state
end behavior;
                          end
                                        clk
```

Öppna låset med ditt personnummer!

• Nu är det dags att skriva om VHDL-koden så att låset öppnar för de fyra sista siffrorna i ditt personnummer!






Simulera med ModelSim




ModelSim kan användas till att simulera VHDLkod, för att avgöra om den är "rätt" tänkt.


Man kan göra simuleringar som tar hänsyn till "tidsfördröjningar" och andra fenomen inuti den tänkta målkretsen.



Starta ModelSim. Klicka på Jumpstart för att få hjälp med att sätta upp ett projekt.

Skapa projekt






Project Name

MAXsim kan vara ett lämpligt namn

Project location

H:/MAXwork bläddra dig fram till samma arbetsmapp som Du använde för Quartus

Lägg till VHDL-filen




Vi väljer "Add Existing File" för att lägga till en VHDL-fil till projektet.

"Bläddra" fram till filen codelock.vhd som vi tidigare skapade med Quartus.

William Sandqvist william@kth.se

Kodlåskoden i ModelSim




Kompilera för simulering

ModelSim har en *egen* kompilator för att ta fram simuleringen ur VHDL-koden. Fast vi har kompilerat VHDL-koden i **Quartus** måste vi trots det kompilera den igen för **ModelSim**.





Välj Compile menyn, alternativet Compile All.



Nu är VHDL-koden också kompilerad för **Modelsim**. Statussymbolen ändras från ett blått frågetecken till en grön bock!

Simulera kodlås-mallen





Ladda Designen till simulatorn.

Välj fliken **Library**, och öppna mappen **work**. Dubbelklicka på "Entity" **codelock**.


Transcript-fönstret

En serie kommandon utförs nu som resulterar i att designen laddats in till simulatorn.

I **Transcript**-fönstret kan man följa vilka kommandon det

är som utförts.

Transcript-fönstret är ett terminalfönster där man ger kommandon, men man kan även ge de flesta kommandon genom menyval, eller genom att klicka på knappar.



Kommandon skrivs dock ut i ut **Transcript**-fönstret, oavsett hur dom givits.

Förbered simulering



Vi behöver ha ett antal fönster öppna för att kunna följa simuleringen.

Ge kommandon i **Transcript**-fönstret eller klicka för i **View**-menyn.

VSIM> view objects

VSIM> view locals

VSIM> view source

VSIM> view wave -undock

View Compile Simulate

✓ Library (u)

✓ Locals

✓ Objects

✓ Process

✓ Project (x)

✓ Transcript

✓ Waye

Modelsim består av "fönster". Det kan vara svårt att se allt på en gång. Med knappen **Zoom/Unzoom** förstorar man fönstret. Med knappen **Dock/Undock** kan fönstret flyttas till valfri plats. Med knappen **Close** stänger man fönster.

Signaler i Wave-fönstret



Signaler i Wave

Har man många signaler är det en bra idé att välja ut de signaler man är intresserad av att följa i **Wave**-fönstret, men här väljer vi att följa alla:


add wave *

Det finns flera sätt att lägga till signaler till **Wave**fönstret:

- Välj signaler i **Object**-fönstret och "dra och släpp" urvalet till **Wave**fönstret.
- Högerklicka i **Object**-fönstret och välj **Add to Wave**.

Format, Radix, Hexadecimal

Tillståndsvariabeln q har 32 olika tillstånd, en sådan variabel är lättare att följa om den anges som en hexadecimal siffra, 00 ... 1F i stället för som ett femsiffrigt binärtal.



UUUUU byts mot **XX** i **Wave**-fönstret. Övriga variabler passar bäst som binärtal.

Skapa stimuli

Stimuli. Insignaler som klockpulser eller knapptryckningar, skapas med kommandot force i Transcript-fönstret.

```
VSIM 3> force codelock/clk 1 Ons, 0 10ns -repeat 20ns
VSIM 4> force codelock/k 000
VSIM 5> force codelock/r 0000
VSIM 6> run 100ns
```

Den förinställda tidsupplösningen i **Wave** är nanosekunder, ns. En lämplig klockfrekvens för ett kodlås kan däremot vara så låg som 5 Hz, dvs. en periodtid om 0,2 sek.

Vi skalar därför om till hög klockfrekvens med periodtiden 20 ns


force codelock/clk 1 0ns, 0 10ns -repeat 20ns

Genererar klockpulser för evigt.

T=20ns
f=50MHz
10ns

William Sandqvist william@kth.se


Simulera knapptryckningen




force codelock/k 000 force codelock/r 0000 run 100ns force codelock/k 001 force codelock/r 0001 run 30ns

force codelock/k 000 force codelock/r 0000 run 800ns


Hitta i Wave-fönstret



Lägg till en Cursor. Sök efter "Signal Value".



Öva hemma inför laborationen.




240000 ps

VHDL testbänk



Mall-programmets funktion



William Sandqvist william@kth.se

Keypad och Statecounter

Bra val av datatyper gör koden självförklarande!

```
CIK q[4..0]

K[1..3] UNLOCK

R[1..4]
```

```
R4 \rightarrow \begin{array}{c} K3 K2 K1 \\ \downarrow & \downarrow & \downarrow \end{array}
R4 \rightarrow \begin{array}{c} 1 & 2 & 3 \\ 4 & 5 & 6 \\ R2 \rightarrow \begin{array}{c} 7 & 8 & 9 \\ R1 \rightarrow \end{array}
R1 \rightarrow \begin{array}{c} 4 & 0 & \# \end{array}
```

```
K: in std_logic_vector(1 to 3);
R: in std_logic_vector(1 to 4);
```

Statecounter:
$$q = 00001$$
 bitvektor $q(0) = 1$ bit

lockmall.vhd

This code is given

```
library IEEE;
use IEEE.std_logic_1164.all;
                                                                         output decoder: -- output decoder part
use IEEE.std_logic_arith.all;
                                                                         process(state)
                                                                         begin
entity codelock is
                                                                           case state is
   port( clk:
                   in std logic;
                                                                              when 0 to 1 => UNLOCK <= '0';
           K:
                   in std_logic_vector(1 to 3);
                                                                              when 2 to 31 => UNLOCK <= '1';
           R:
                   in std_logic_vector(1 to 4);
                                                                           end case:
                   out std logic vector(4 downto 0);
                                                                         end process;
           UNLOCK: out std logic );
end codelock;
                                                                         state register: -- the state register part (the flipflops)
                                                                         process(clk)
architecture behavior of codelock is
                                                                         begin
subtype state_type is integer range 0 to 31;
                                                                           if rising_edge(clk) then
signal state, nextstate: state type;
                                                                              state <= nextstate;
                                                                           end if:
                                                                         end process;
nextstate decoder: -- next state decoding part
                                                                         end behavior;
process(state, K, R)
                     It's easy to see that this is correct!
begin
                                                                                           first diait
                                                                                           released
      when 0 \Rightarrow if (K = "100" and R = "0001")
                                                   then nextstate <= 1;
                else nextstate <= 0;
                                                                            first diait
                end if;
                                                                             still pressed
      when 1 \Rightarrow if (K = "100" and R = "0001")
                                                   then nextstate <= 1:
                elsif (K = "000" and R = "0000") then nextstate <= 2;
                                                                                              first diait
                else nextstate <= 0;</pre>
                                                                                              pressed
                end if:
                                                                           waitfor
      when 2 to 30 => nextstate <= state + 1;
                                                                            first diait
                                                                                                             the lock is open
      when 31
                   => nextstate <= 0;
                                                                                                             for 30 clock pulses
   end case;
end process;
debug_output: -- display the state
q <= conv std logic vector(state,5);</pre>
```

lockmall_with_error.vhd

```
library IEEE;
                                                                           debug output: -- display the state
use IEEE.std logic 1164.all;
                                                                           g <= conv std logic vector(state,5);</pre>
use IEEE.std logic arith.all;
                                                                           output decoder: -- output decoder part
entity codelock is
                                                                           process(state)
   port( clk:
                    in std logic;
                                                                           begin
                   in std logic vector(1 to 3);
           к:
                                                                             case state is
                    in std_logic_vector(1 to 4);
                                                                                when 0 to 1 => UNLOCK <= '0';
                    out std logic vector(4 downto 0);
                                                                                when 2 to 31 => UNLOCK <= '1';
           UNLOCK: out std logic );
                                                                             end case;
end codelock;
                                                                           end process;
architecture behavior of codelock is
                                                                           state register: -- the state register part (the flipflops)
subtype state type is integer range 0 to 31;
                                                                           process(clk)
signal state, nextstate: state_type;
                                                                           begin
                                                                             if rising edge(clk) then
begin
                                                                                state <= nextstate;
nextstate_decoder: -- next state decoding part
                                                                             end if:
begin
                                                                           end process;
nextstate decoder: -- next state decoding part
                                                                           end behavior;
process(state, K, R)
                        Now it's hard to see if this is correct or not?
 begin
      when 0 \Rightarrow if(((R(2)='0') \text{ and } (R(3)='0') \text{ and } (K(2)='0') \text{ and } (K(3)='1')) and
                    ( not (( not ((K(1)='0') and (R(1)='0') and (R(4)='1'))) and
                    ( not ((K(1)='1') and (R(1)='1') and (R(4)='0'))))))
                 then nextstate <= 1;
                 else nextstate <= 0;
                 end if;
      when 1 \Rightarrow if(((R(2)='0') \text{ and } (R(3)='0') \text{ and } (K(2)='0') \text{ and } (K(3)='1')) and
                    ( not (( not ((K(1)='0') and (R(1)='0') and (R(4)='1'))) and
                    ( \text{ not } ((K(1)='1') \text{ and } (R(1)='1') \text{ and } (R(4)='0'))))))
                                then nextstate <= 1;
                 elsif (K = "000" and R = "0000") then nextstate <= 2;
                 else nextstate <= 0;
                 end if:
      when 2 to 30 => nextstate <= state + 1;
      when 31
                    => nextstate <= 0;
   end case;
end process;
```

William Sandqvist william@kth.se

lockmall_with_error.vhd

Betyder båda uttrycken samma sak?

```
(K = "100" and R = "0001")
```

Är verkligen detta samma sak?

```
(((R(2)='0') \text{ and } (R(3)='0') \text{ and } (K(2)='0') \text{ and } (K(3)='1')) \text{ and } (not ((not ((K(1)='0') \text{ and } (R(1)='0') \text{ and } (R(4)='1'))) \text{ and } (not ((K(1)='1') \text{ and } (R(4)='0'))))))
```

Någon "lovar" att koden är korrekt – men hur kan man veta att detta är absolut sant?

Testbench

thank's to: Francesco Robino

tb_lockmall.vhd

tb_lockmall.vhd

Vi behöver skriva en VHDL-testbench

Ett testbänksprogram kan testa alla möjliga tangentkombinationer och rapportera om det uppstår något problem ...

Det kan automatiskt loopa igenom all möjliga tangenttryckningar och rapportera om om låset försöker att öppna.

Det finns $2^7 = 128$ möjliga tangentkombinationer och vi skulle bli helt uttröttade om vi försökte att prova dem alla för hand.

entity – en testbänk har inga portar

```
entity tb_codelock is
```


- -- entity tb_codelock has no ports
- -- because it's for simulation only

end tb_codelock;

Några interna signaler behövs

Vårt codelock används som component

Genera en simuleringsklocka



-- generate a simulation clock
clk <= not clk after 10 ns;</pre>

Instantiatiering och signal mapping

En nästlad slinga skapar tangenttryckningarna

```
process
begin
 for k in 0 to 7 loop
   K_test <= conv_std_logic_vector(k,3);</pre>
16 for r in 0 to 15 loop
     prev_K_test <= K_test;</pre>
     prev_R_test <= R_test;</pre>
     R_test <= conv_std_logic_vector(r,4);</pre>
      wait until CLK='1';
   end loop;
 end loop;
                    8.16=128 turns
end process;
```

report, severity note, severity error

Tests if state q = "00001" will be reached by any combination.

```
first digit
check:
                                            first digit
process(q)
                                            pressed
                                    waitfor
begin if ((q = "00001")  and
           (prev_K_test = conv_std_logic_vector(1,3)) and
           (prev_R_test = conv_std_logic_vector(1,4)))
      then assert false report
         "Lock tries to open for the right sequence!"
         severity note;
      else if ((q = "00001"))
      then
        assert false report
         "Lock tries to open with the wrong sequence!"
         severity error;
      else report "Lock closed!" severity note;
            end if;
     end if;
                                   William Sandqvist william@kth.se
 end process check;
```

Simulera och hitta felet!

Vad annat än att trycka på "1" tangenten skulle kunna öppna låset?

7

