
Digital Design IE1204

F14 Halvledarminnen, mikrodatorn

william@kth.se

IE1204 Digital Design



Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik NAND NOR CMOS grindar, standardkretsar Minimering med Karnaugh-diagram 2, 3, 4, 5, 6 variabler

Registeraritmetik tvåkomplementrepresentation av binära tal Additionskretsar Multiplikationskrets Divisionskrets

Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder

Prioritetsenkoder Kodomvandlare


VHDL introduktion

Vippor och Låskretsar SR-latch D-latch D-vippa JK-vippa T-vippa Räknare Skiftregister Vippor i VHDL Moore-automat Mealy-automat Tillståndskod Oanvända tillstånd Analys av sekvensnät Tillståndsminimering Tillståndsmaskiner i VHDL Asynkrona sekvensnät flödestabell exitationstabell tillståndskodning


Hasard Metastabilitet

Läsminne Read Only Memory ROM

- Ett läsminne har addressingångar och datautgångar
- Med *m* addresslinjer kan man accessa 2^m olika minnesadresser
- På varje address finns det ett dataord på *n* bitar
- Oftast har ROM minnet också en Output Enable (OE) ingång





Läsminne Read Only Memory ROM




 $\frac{\overline{CE}}{\overline{CE}}$ Chip Enable aktiverar chippet
Output Enable kopplar in datautgångarna
(annars är dom i Three-state läge)

Litet ROM






A ₂	A ₁	A_0	D_3	D ₂	D ₁	D_0
0	0	0	0	0	1	0
0	0	1	0	1	1	0
0	1	0	1	1	1	1
0	1	1	1	1	0	1
1	0	0	0	0	1	1
1	0	1	0	0	0	0
1	1	0	1	0	0	1
1	1	1	0	0	1	1



William Sandqvist william@kth.se

ROM implementering av kombinatoriska funktioner




Adress	Innehåll		
$X_{n-1}X_1X_0$	$Z_{m-1}Z_1Z_0$		
000	110		
001	001		
111	001		

Ett ROM med n ingångar med m utgångar kan användas för att implementera en kombinatorisk funktion med m utgångar och

2ⁿ min-termer


ROM implementering av sekvenskrets



Mha återkopplingar kan ROMet användas till att generera sekvenser och implementera tillståndsmaskiner


Läs-Skriv-Minne Random Access Memory RAM

- RAM-minnet har även en Write (*WR*) ingång som möjliggör att skriva in ett dataord på en given address
- $D_{n-1}...D_0$ är alltså *både* in- och utgångar



Läs-Skriv-Minne Random Access Memory RAM






Chip Select aktiverar chippet
 RD läsning från minnet, datautgångarna är aktiva
 WR skrivning i minnet
 (vid write är datautgångarna i three-state läge)

William Sandqvist william@kth.se


SRAM

Static Random Access Memory

- Ett SRAM-minne innehåller en matris av SRAM-celler
- För att skriva används 'Data' som ingång!
 - 'Sel' sätts till 1 och det värdet som läggs ut på 'Data' sparas i cellen
- För att läsa används 'Data' som utgång!
 - 'Sel' sätts till 1, och värdet i cellen hamnar på utgången




SRAM



William Sandqvist william@kth.se

SRAM-minne

För att säkerställa att man bara antingen läser eller skriver används Tristate-buffrar



Data inputs $\left\{ d_{n-1} d_{n-2} \right\}$


William Sandqvist william@kth.se

DRAM Dynamiskt RAM

- **SRAM** minnescellen behöver 4 transistorer och det blir för kostsamt att implementera ett stort minne
- **DRAM** minnescellerna använder bara en transistor och en kondensator


DRAM Minnescell

- DRAM-cellen består bara av en transistor och en kondensator
- Skrivning
 - För att ladda cellen ska ordlinjen sättas till '1'
 - Cellen får nu bitlinjens värde



DRAM Minnescell

- Läsning är mer komplex
 - Man vill inte tappa informationen vid läsning!
 - Bit-linjen sätts på en spänning mellan High and Low
 - För att läsa cellen ska ordlinjen sättas till '1'
 - Bitlinjens justerar nu sin spänning antingen uppåt eller nedåt
 - En extra krets (sense amplifier) detekterar ändringens rikting och skapa en riktig 0:a eller 1:a
 - Även laddningen i kondensatorn C måste återställas!



DRAM Minne



Minnesmodul med 8st kapslar



Kapsel 256Mbit (32M×8)

SRAM vs DRAM

- SRAM tar mer plats en DRAM men kräver en enklare accesslogik och är därför snabbare (men också dyrare)
- DRAM används för RAM-minnen i våra vanliga datorer
- När man ta bort strömmen försvinner innehållet av SRAM eller DRAM-minnet!

Minnestyper

- Flyktiga minnen
 - Minnen tappar sin information om man kopplar bort strömförsörjningen
 - static RAM (SRAM)
 - dynamic RAM (DRAM)
- Icke-flyktiga minnen
 - Minnen behåller sin information om man kopplar bort strömförsörjningen
 - Flash (blockvis skrivning)
 - EPROM, **EEPROM** (bytevis skrivning)

Det behövs en kombination av olika minnen i en elektroteknisk konstruktion!

Flash-minne

- icke-flyktigt minne
- låg kostnad och låg effektförbrukning
- kan suddas och uppdaters, men det tar mycket mer tid än i ett RAM-minne

EPROM Erasable Programmable ROM





Programmerbart ROMminne (kan programmeras med en kretsprogrammerare) Erasable – kan raderas med hjälp av UV-ljus för att därefter programmeras om. Därav "fönstret" på chippets ovansida.

I moderna elektronikutrustningar slipper Du träffa på EPROM.


Minnesteknologier

Teknologi	Accesstid	Kostnad \$/GB
SRAM	1 ns	1000
DRAM	50 ns	100
HDD	10 ms	1


Snabba minnen är dyra och billiga minnen är slöa!

Principiella "mellan tummen och pekfingret" siffror.

Minnesteknologier




Logik i mikroprocessorn




Det finns både kombinatorisk och sekventiell logik i en processor. **Kontrollogiken** är en **tillståndsmaskin** medan **ALU**:n är mest **kombinatorik**.

Registerelement



Symbol




WR/hold

WR = 1 synkron skrivning


WR = 0 hold

1 logikelement i en FPGA


Register




Programräknar-register



Register med threestateutgång




Register och Databuss




Flera dubbelriktade register med threestateutgångar kan kopplas ihop med varandra för att bilda en gemensam databuss.

Register och Databuss




Data kan nu styras att kopieras mellan *alla* register på databussen.


Dubbelport register




Register file




Mikrodatorn - arkitektur




Mikrodatorn - add




Mikrodatorn - add



Mikrodatorn - add



Mikrodatorn - add



(man kan kanske ordna med en Pipeline?)

William Sandqvist william@kth.se


Register file

Processorn har en 32×32 bitars register file (med dubbelportsregister). Man kan därför samtidigt *läsa* från *två* valfria register eller skriva till *ett* valfritt register per klockpuls.


Datorinstruktionen add, innebär att summan R2+R3 läggs i R1

En register file med 32 register $\ddot{a}r$ 32² = **1024** logikelement i en FPGA

En 32 bitars adderare är **32** logikelement i en FPGA



Möjligt instruktionsformat



(KIA's fabrik i Slovenien)

En bil i minuten lämnar bandet – tar det en minut att bygga en bil?

Nej för KIA's fabrik utanför Zilina tar det 18 mantimmar att bygga en bil (detta är ändå världsrekord! Toyota behöver c:a 30 mantimmar).








Lösningen är en **Pipeline**. 18 timmar är 1080 minuter, så bygget kan ske parallellt vid 1080 enminutersstationer. Fabriken har 3000 anställda som arbetar i treskift, dvs 1000 arbetare per skift. Många av stationerna är således helt robotiserade.


William Sandqvist william@kth.se

(Pipeline = shiftregister)









Tentamensläsning kombinatorik

- Karnaugh
- SP/PS
- Implementering av två-nivå-logik
- Logiska grindar
- Multiplexor
- Boolesk algebra
- Talsystem
- Aritmetik

Tentamensläsning sekvenskretsar

- Vippor och latchar
- Tillståndsmaskiner (Moore/Mealy)
- Tillståndsdiagram
- Tillståndsminimering
- Analys av sekvensnät
- Syntes av sekvensnät
- Tidsbeteende (Setup/Hold)

Tentamensläsning CMOS

- Vad är funktionen i en CMOS-krets?
- Tristate

Tentamensläsning VHDL

• Tolka en beskrivning

Tentamensläsning Asynkrona sekvensnät


- Analys
- Syntes
- Hasard

Tentamensläsning Halvledarminnen

- RAM-minnen
- ROM-minnen
- Funktion, Principbild

Tentamen struktur


- **Del A1** (**10** poäng)
 - Fokus på *analys*
 - Korta uppgifter (1 eller 0 poäng) Observera!
- **Del A2** (**10** poäng)
 - Fokus på *metodik*
- **Del B** (**10** poäng)
 - Fokus på *design*
 - Problem




Nästa kurs - Datorteknik

- Hur fungerar en dator inuti?
- Processor?
- Pipeline?
- Cacheminne?
- Threads?
- Interrupts?
- Efter Datorteknik har du förklaringarna

IS1200



Mer VHDL?



Valbar kurs IL1331 VHDL-design 7,5hp valbar för CINTE och TCOMK obligatorisk för TIEDB kursen går årligen i P1. (har ni läst IL1331 och sedan väljer Embeddedprogrammet så får ni där utrymme för en extra kurs!)

• Läroboken blir då användbar en gång till, men denna gång med **alla** VHDL-avsnitten inkluderade!

Inbyggda system – överallt!

















William Sandqvist william@kth.se

Kursutvärdering

- Det är viktigt att vi får feedback!
- Ni kommer snart att få en e-mail med instruktionerna för kursutvärderingen som kommer att göras på webben
- Hjälp oss att förbättra kursen med <u>konstruktiv</u>
 <u>kritik</u> (gärna kommentarer)

Tack för uppmärksamheten! Lycka till med tentan!