
## Digital Design IE1204

## F11 Programmerbar logik VHDL för sekvensnät

william@kth.se

# IE1204 Digital Design



Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

#### Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen

AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form

Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik

NAND NOR CMOS grindar, standardkretsar Minimering med Karnaugh-

diagram 2, 3, 4, 5, 6 variabler

Registeraritmetik tvåkomplementrepresentation av binära tal

Additionskretsar Multiplikationskrets Divisionskrets

Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder

Prioritetsenkoder Kodomvandlare

VHDL introduktion


Vippor och Låskretsar SR-latch D-latch D-vippa JK-vippa T-vippa Räknare Skiftregister Vippor i VHDL Moore-automat Mealy-automat Tillståndskod

Oanvända tillstånd Analys av sekvensnät Tillståndsminimering

## **Programable Logic Devices**


Under 1970-talet introducerades programmerbara logiska kretsar som betecknas programmable logic device (PLD) De bygger på en struktur med en AND-ORmatris som gör det enkelt att implementera SOP-uttryck

#### PLD struktur




#### Programmable Logic Array (PLA)


Både AND- och ORmatriserna är programmeringsbara



#### Programmable Array Logic (PAL)

Bara AND matrisen är programmeringsbar





AND plane

## Registerutgångar


I de tidigare PLD-kretasarna fanns det

- kombinatoriska utgångar
- registerutgångar (utgångar med en vippa)


För varje krets fanns det ett **fast antal** kombinatoriska och registerutgångar


För att öka flexibiliteten introducerade man **makrocellen** där man kunde välja om en utgång skulle vara en kombinatorisk eller en registerutgång

#### Makroceller i en PLD





#### **PAL**





# Programmering av PLD:er






## Komplexa PLD:er (CPLD)

PLD:erna var ganska små (PALCE 22V10 hade 10 vippor)


För att skapa större programmerbara kretsar utvecklade man en struktur bestående av flera PLD-liknande block







#### **CPLD** struktur




# Programmering med JTAG

Moderna CPLD:er (och FPGA:er) kan programmeras genom att ladda ned kretsbekrivningen (programmeringsinformationen) via en kabel

Nedladdningen använder oftast en standardiserad port: *JTAG-porten* 

# JTAG programmering




#### FPGA kretsar


**CPLD**:er baseras på AND-OR-matrisen och det blir svårt att göra riktigt stora kretsar

**FPGA** (Field Programmable Gate Array) kretsarna använder en annan koncept som baseras på *logiska block* 

#### FPGA-struktur



#### LUT-LookUp-Table




A LUT with *n* inputs can realize *all* combinational functions with *n* inputs.

The usual size in an FPGA is *n*=4

Two-input LUT


# Ex. LUT för XOR-grind



Two-input LUT


## Logiskt block i FPGA

Ett logiskt block i en FPGA består av en LUT, en vippa, och en mux för val av registerutgång.




#### Förbindelsematris i FPGA


- Blå kryss:
   Förbindelsen är programmerad
- Svart kryss:
   Förbindelsen är inte programmerad




## **DE2** University Board





Cyclone II EP2C35 FPGA – in Master program



# Cyclone II logic element







# **Cyclone II Family**

Tá	able 1–1. Cy	clone II FP	'GA Famil	y Feature.	S

Feature	EP2C5	EP2C8 (2)	EP2C15 (1)	EP2C20 (2)	EP2C35	EP2C50	EP2C70
LEs	4,608	8,256	14,448	18,752	33,216	50,528	68,416
M4K RAM blocks (4 Kbits plus 512 parity bits	26	36	52	52	105	129	250
Total RAM bits	119,808	165,888	239,616	239,616	483,840	594,432	1,152,000
Embedded multipliers (3)	13	18	26	26	35	86	150
PLLs	2	2	4	4	4	4	4
Maximum user I/O pins	158	182	315	315	475	450	622

(3) Total Number of 18x18 Multipliers

DE2

## **Stratix III Family**


	Device/ Feature	ALMs	LEs	M9K Blocks	M144K Blocks	MLAB Blocks	Total Embedded RAM Kbits	MLAB RAM Kbits(2)	Total RAM Kbits <i>(3)</i>	18×18-bit Multipliers (FIR Mode)	PLLs
Stratix III	EP3SL50	19K	47.5K	108	6	950	1,836	297	2,133	216	4
Logic	EP3SL70	27K	67.5K	150	6	1,350	2,214	422	2,636	288	4
Family	FP3SL110	43K	107.5K	275	12	2,150	4,203	672	4,875	288	8
	EP3SL150	57K	142.5K	355	16	2,850	5,499	891	6,390	384	8
	EP3SL200	80K	200K	468	36	4,000	9,396	1,250	10,646	576	12
	EP3SE260	102K	255K	864	48	5,100	14,688	1,594	16,282	768	12
	EP3SL340	135K	337.5K	1,040	48	6,750	16,272	2,109	18,381	576	12
Stratix III	EP3SE50	19K	47.5K	400	12	950	5,328	297	5,625	384	4
Enhanced	EP3SE80	32K	80K	495	12	1,600	6,183	500	6,683	672	8
Family	EP3SE110	43K	107.5K	639	16	2,150	8,055	672	8,727	896	8
	EP3SE260 (1)	102K	255K	864	48	5,100	14,688	1,594	16,282	768	12

**DE3 Board** 

#### Used in Master programs


# Flera processorer på en FPGA

- Nios II är en så kallad 'soft-processor' (32-bit) som kan implementeras på Altera FPGA-kretsen
- Dagens FPGA-kretsar är så stora att flera processorer får plats på en enda FPGA-krets



Mycket kraftfulla multiprocessor system kan skapas på en FPGA!

#### Intel Unveils FPGA to Accelerate Neural Networks




#### **ASIC**

- En ASIC (Application Specific Integrated Circuit) är en krets som görs i en halvledarfabrik
- I en full custom integrerad krets skräddarsyr man i princip hela kretsen
- I en ASIC har vissa arbetssteg redan gjorts för att minska design-tiden och kostnaden


# ASIC, gate array

I en Gate Array finns redan grindarna (eller transistorerna) på kiseln




# ASIC, gate array


Man skapar bara förbindelserna mellan ingångarna, grindarna, och utgångarna



### Jämförelser ASIC, FPGA




## Design Trade-Offs



Performance



#### Sekvenskretsar med VHDL




#### Moore-automat

#### Modellera Statemachine i VHDL

- I en Moore-automat har vi tre block
  - Nästa-tillståndsavkodare
  - Utgångsavkodare
  - Tillståndsregister
- Dessa block exekverars parallellt


Vilken logisk grind motsvarar följande VHDL kod?

$$q \le a$$
 and (not b);




Vilken logisk grind motsvarar följande VHDL kod?


$$q \le a$$
 and (not b);



Vilken logisk grind motsvarar följande VHDL kod?

```
if (a /= b) then
  q <= '1';
else
  q <= '0';
end if;</pre>
```





Alt: B



Alt: C



Vilken logisk grind motsvarar följande VHDL kod?

```
if (a /= b) then
  q <= '1';
else
  q <= '0';
end if;
                                              Alt: C
  Alt: A
                        Alt: B
```

#### Processer i VHDL

- En architecture i VHDL kan innehåller flera processer
- Processer exekveras parallelt
- En process är skriven som ett sekvensiellt program

### Moore-automatens processer

- För en Moore-automat kan vi skapa tre processer för
  - Nästa-tillståndsavkodare
  - Utgångsavkodare
  - Tillståndsregister

### Interna signaler


- Moore-automaten innehåller interna signaler för
  - Nästa tillstånd
  - Nuvarande tillstånd
- Dessa signaler deklareras i architecture-beskrivningen

### Flaskautomaten i VHDL


Vi använder flaskautomaten (systemstyrningen) från förra föreläsningen som konkret VHDL- exempel








### Flaskautomatens entity



#### Flaskautomatens architecture

- Arkitekturen beskriver funktionen av automaten
- Vi definierar
  - interna signaler f\u00f6r nuvarande och n\u00e4sta tillst\u00e4nd
  - tre processer för nästa-tillstånds-, utgångs-avkodare och tillståndsregister

#### Tillståndsdiagram



- (a) Vänta på myntinkast
- (b) Registrering av myntinkast
- (c) Myntinkast är registrerat (3 fall)
- (d) Flaskutmatning
- (e) Nollställ summan
- (f) Retur 10 Cent
- (g) Minska summan med 10 Cent

### Interna signaler

- Vi måste skapa en datatyp för den interna signalen
- Eftersom vi beskriver tillstånden använder vi en uppräkningstyp med värdena a,b,c,d,e,f,g
- Vi deklarerar en variabel för nuvarande tillstånd (current\_state) och en för nästa tillstånd (next\_state)

```
ARCHITECTURE Moore_FSM OF Vending_Machine IS

TYPE state_type IS (a, b, c, d, e, f, g);

SIGNAL current_state, next_state : state_type;

BEGIN -- Moore_FSM
```

#### Vi vill behålla vår "fiffiga" tillståndskod

- Om vi inte specificerar tillståndskodningen så väljer syntesverktyget kodningen
- Vi kan tvinga den till en viss kodning med attributer (**OBS! Attributer är** beroende på syntesverktyget och därmed inte portabel!)

```
ARCHITECTURE Moore_FSM OF Vending_Machine IS

TYPE state_type IS (a, b, c, d, e, f, g);

-- We can use state encoding according to BV 8.4.6

-- to enforce a particular encoding (for Quartus)


ATTRIBUTE enum_encoding : string;

ATTRIBUTE enum_encoding OF state_type : TYPE IS "000 001 011 110 111 100 101";

SIGNAL current_state, next_state : state_type;

BEGIN -- Moore_FSM
```

#### Blockschema



- Signalerna A,B,C beskriver nuvarande tillstånd
- Signalerna D<sub>A</sub>, D<sub>B</sub>, D<sub>C</sub> beskriver nästa tillstånd

Vilken statemaskin motsvarar följande VHDL kod?

```
case state is
    when 0 \Rightarrow
       if (k = '1') then
         nextstate <= 1;
       else
         nextstate <= 2;
       end if;
    when 1 => nextstate <= 2;
    when others => nextstate <= 0;
 end case;
          k=0
                                                        ↓ k=1
                                し k=1
                          k=0
k=1
                                                  k=0
        Alt: A
                             Alt: B
                                                     Alt: C
```

Vilken statemaskin motsvarar följande VHDL kod?

```
case state is
    when 0 \Rightarrow
       if (k = '1') then
         nextstate <= 1;
       else
         nextstate <= 2;
       end if;
    when 1 => nextstate <= 2;
    when others => nextstate <= 0;
 end case;
                               ↓ k=1
          k=0
                                                        ↓ k=1
                          k=0
k=1
                                                  k=0
        Alt: A
                             Alt: B
                                                     Alt: C
```

- Next-State-Decoder beskrivs som process
- Sensitivity list innehåller alla insignaler som 'aktiverar' processen

• I vanliga fall innehåller sensitivity listan alla ingångar till processen

```
NEXTSTATE : PROCESS (current_state, coin_present,
   gt_1_euro, eq_1_euro, lt_1_euro, drop_ready,
   changer_ready) -- Sensitivity List
   BEGIN -- PROCESS NEXT_STATE
...
```

• Vi använder nu en CASE-sats för att beskriva för varje tillstånd villkoren för tillståndsändring till nästa tillstånd

• Vi kan förenkla beskrivningen genom att ange ett default-värde för nästa tillstånd

Det är viktigt att vi anger alla alternativ för next\_state signalen. Annars får vi implicit en sats next\_state <= next\_state som genererar en latch.

• Vi avsluta CASE-satsen med en WHEN OTHERS sats. Här anger vi att vi ska gå till tillstånd a om vi hamnar i ett ospecificierat tillstånd

```
WHEN g => next_state <= c;
WHEN OTHERS => next_state <= a;
END CASE;
END PROCESS NEXTSTATE;</pre>
```

### Utgångsavkodaren

- Utgångsavkodaren beskrivs som en egen process
- Sensitivity-listan innehåller bara nuvarande tillstånd eftersom utgångarna bara är beroende av tillståndet

## Utgångsavkodaren

```
LT 1 EURO
                                                   COIN PRESENT
OUTPUT : PROCESS (current_state)
                                                 (c) 011
                                          EQ_1EURO
                                                    GT 1 EURO
   BEGIN -- PROCESS OUTPUT
                                     DROP READY
                                                   100 CHANGER READY
                       <= '0';
      drop
                                                DR\Phi P
                                                       RETURN 10 CENT_\_
      clr acc
                      <= '0';
                                       DROP READY
                                                      CHANGER READY
      dec_acc
                      <= '0';
                                               111
                                                     (g) DEC ACC_\_
      return 10 cent <= '0';
                                            CLR ACC____
      CASE current_state IS
         WHEN d
                       => drop
                                          <= '1';
         WHEN e => clr_acc
                                       <= '1';
         WHEN f => return 10 cent <= '1';
                                          <= '1';
         WHEN g => dec_acc
         WHEN OTHERS => NULL;
      END CASE;
   END PROCESS OUTPUT;
```

COIN PRESENT

COIN PRESENT

COIN PRESENT

### Tillståndsregistret

• Tillståndsregistret modelleras som en synkron process med asynkron reset (aktiv låg)

```
CLOCK : PROCESS (clk, reset_n)
   BEGIN -- PROCESS CLOCK
      IF reset_n = '0' THEN -- asynchronous reset
  (active low)
         current state <= a;
      ELSIF clk'event AND clk = '1' THEN
  rising clock edge
         current state <= next state;
      END IF;
   END PROCESS CLOCK;
```

### Mealy-automat?

- En Mealy-automat kan modelleras på samma sätt som Moore-automaten
- Skillnaden är att utgångsavkodaren också är beroende av insignalerna
- Processen som modellerar utgångssignalerna behöver också ha insignalerna i sin sensitivity list!

#### Mer om VHDL

- Kodexemplet för flaskautomaten finns på kurshemsidan
- Titta på studiematerialet om "VHDLsyntes" på kurshemsidan
- Både Brown/Vranesic- och Hemert-boken innehåller kodexempel

#### Mer om VHDL

 Valbar kurs IL1331 VHDL-design 7,5hp valbar för CINTE och TCOMK obligatorisk för TIEDB kursen går årligen i P1.

Lär dig VHDL och bevisa dina kunskaper med att till sist bygga en liten processor!



### Inför Lab 3 VHDL-intro

ALTERA Quartus II och ModelSim Observera! Det är ett mycket omfattande förberedelsearbete inför lab 3, börja arbetet i tid!

- PLD\_CPLD\_FPGA.pdf
- Installera programmen på din dator (låna USB med installationsprogram) (Drivrutin för USB-blaster)
- VHDL-program med Quartus
- VHDL för ett kodlås
- Pin-planering i Quartus
- Chip-programmering med Quartus
  - CodelockTutorial.pdf
    CodelockVHDL.pdf
- Simulera med ModelSim
- Testbänk i ModelSim
  - testbench.pdf

#### Inför Lab 3 VHDL-intro

Förbered Labprogrammet hemma (VHDL). Kontrollera att det går att kompilera. Tag med dig koden till skolan på något sätt, tex.:

- Maila koden som text till dig själv.
- Ta med dig ett USB-minne med koden som en textfil.
- Har Du möjlighet att simulera koden hemma ökar Du sannolikheten för att Du har en korrekt kod att utgå från i skolan.

Tiden vid laborationen i skolan kommer *inte* att räcka till att skriva program-koden från "scratch"!

### Kodlås – klassiskt exempel!

# **Moore** – "Gedanken Experiments" on Sequential Machines **1956**

The only way to make this give a 1 output is putting it into state  $\mathbf{q}_n$  and this will be said to be unlocking the combination lock. If the combination lock is originally in state  $\mathbf{q}_1$ , it can be unlocked only by giving it exactly the proper input sequence for the last n-1 steps before unlocking it. This input sequence is, of course, called the combination of the lock. The machine H is an example of a combination lock having the combination 0,1,0:

Machine H

Present State

Tresent Drace				
Previous	Previous	Input	Present	Present
State	0	11	State	Input
q <sub>1</sub>	q <sub>2</sub>	q <sub>1</sub>	q <sub>1</sub>	0
$q_2$	q <sub>1</sub>	q <sub>3</sub>	q <sub>2</sub>	0
q <sub>3</sub>	q <sub>4</sub>	q <sub>1</sub>	q <sub>3</sub>	0
g.⊾	Q <sub>1</sub>	q,	q <sub>h</sub>	1
q <sub>1</sub> ;0	0 (9	l <sub>2</sub> ;0)-	1 (0,1	Q <sub>14</sub> ; 1

FIGURE 9. Transition Diagram of Machine H

Kombinationslås 0-1-0 det exemplet finns med i Moores klassiska uppsats från 1956.

### Laborationsuppgift - kodlås




- *Uppgift:* att skriva VHDL kod för ett kodlås som öppnas med koden "de fyra sista siffrorna i ditt personnummer".
- Ledning: en VHDL "mall" för released ett förenklat kodlås som öppnas still pressed first digit med koden "siffran ett". pressed waitfor first diait the lock is open for 30 clock pulses п.п. -Instor-Nästa tillstånds-Utgångs-Utstoravk**o**dare heter avkodare heter Kombi-Kombi-Tillnatoriskt natoriskt stånds nat register nat

Återkoppling

### Mall-program






Power On/Off

Mall-programmet gäller ett förenklat kodlås som öppnar för tangenten "1", lite väl enkelt kan nog tyckas ...!

### Öppna låset med ditt personnummer!

• Nu är det dags att skriva om VHDL-koden så att låset öppnar för de fyra sista siffrorna i ditt personnummer!



( Om Du förbereder koden för ditt personnummer, så kan två i en laborationsgrupp bidraga med hälften av koden var vid laborationen ).

