
Digital Design IE1204

Föreläsningsbilder av William Sandqvist

F8 Vippor och låskretsar, räknare

Carl-Mikael Zetterling bellman@kth.se

IE1204 Digital Design




Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik NAND NOR CMOS grindar, standardkretsar Minimering med Karnaughdiagram 2, 3, 4, 5, 6 variabler Registeraritmetik tvåkomplementrepresentation av binära tal Additionskretsar Multiplikationskrets Divisionskrets

Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder Prioritetsenkoder Kodomvandlare VHDL introduktion

Sekvensnät




Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät.

Det måste då ha ett *inre minne* som gör att utsignalen
påverkas av både nuvarande
och föregående insignaler!


Hur minns hårdvara?

• För att minnas någonting, så måste vi på något sätt hålla kvar informationen.

• Ett sätt är att lagra information i form av en laddning på en kapacitans (DRAM).




Det finns andra möjligheter ...




Ett **motorskydd** är ett relä med en **självhållning**s kontakt.

- Man behöver bara trycka kort för att motorn ska starta.
- Blir det strömavbrott så startar *inte* motorn plötsligt av sig själv när strömmen kommer tillbaks en bra säkerhetsdetalj.
- Lamporna i lokalen däremot tänds direkt också det bra.



Ett **motorskydd** är ett relä med en **självhållning**s kontakt.

- Man behöver bara trycka kort för att motorn ska starta.
- Blir det strömavbrott så startar *inte* motorn plötsligt av sig själv när strömmen kommer tillbaks en bra säkerhetsdetalj.
- Lamporna i lokalen däremot tänds direkt också det bra.




Ett **motorskydd** är ett relä med en **självhållnings** kontakt.

- Man behöver bara trycka kort för att motorn ska starta.
- Blir det strömavbrott så startar *inte* motorn plötsligt av sig själv när strömmen kommer tillbaks en bra säkerhetsdetalj.
- Lamporna i lokalen däremot tänds direkt också det bra.

"Självhållning"


Om s = 1 följer utgången f ingången f_1 . När s blir s = 0 så "låser sig" kretsen till det värde f hade i ögonblicket *före* övergången till s = 0.




$$s = follow / \overline{latch}$$









En D-latch är en "återkopplad" MUX. När C = 0 låses värdet. (Latch = låsklyka).





C follow/latch	D	Q
0		M latch
1	D	D follow

NOR och NAND "låsande insignal"




Regel ...

NAND. Om **någon** ingång är **"0"**, så är utgången "1" oavsett värdet på den andra ingången!

NOR. Om **någon** ingång är "1", så är utgången "0" oavsett värdet på den andra ingången!


SR-latchen med NOR-grindar


För en NOR-grind är "1" en "låsande" insignal – om någon ingång är "1" har det ingen betydelse vad någon annan ingång har för värde – utgången blir då alltid "0".




Det räcker därför med en **kort puls** "1" på S för att kretsen ska hålla Q = 1. En kort puls "1" på R ger Q = 0.

SR-latch







Så länge man undviker insignalen S = R = 1 (= förbjudet tillstånd) kommer utgångarna Q_a och Q_b att vara varandras inverser. Man kan då använda symbolen till höger.



Tar man signaler från låskretsar finns det således alltid inverser att tillgå! IE1204 2017 P2

SR-latch med NAND-grindar






För NAND-grindar är "0" en låsande insignal som tvingar grindens utgång till "1".

Latch med NAND-grindar har **aktiv låga** SET och RESET ingångar. De får *inte* vara "0" samtidigt.

S	R	Q	\overline{Q}	
0	0	1	1	
0	1	1	0	
1	0	0	1	
1	1	М	M	

(Gated SR-Latch)


Med två extra grindar och en klocksignal Clk kan man styra **när** låskretsen ska få påverkas av insignalerna S och R. När Clk = 0 finns **ingen påverkan**, då kan ju till och med S = R = 1 tillåtas.




D-latch


En ändå bättre lösning på problemet med det "förbjudna tillståndet" är D-latchen. Med en *inverterare* säkerställer man att *S* och *R* helt enkelt *alltid har olika värden*!


Låskretsens utgång följer D-ingången när Clk = 1 för att låsa värdet när Clk = 0. Denna låskrets har samma funktion som den återkopplade MUX-kretsen. Skillnaden ligger i att denna krets har *snabbare* återkoppling. Dessutom får vi också tillgång till en *inverterad utsignal*.






Två olika D-latchar







Lång återkoppling (~4T)

Kort återkoppling (~1T)





Register – inverterade utsignaler




Ett vanligt sätt att konstruera digitala kretsar är att signaler tas via register (= en samling låskretsar eller vippor) till de kombinatoriska nätens ingångar.

D-låskretsar har "automatiskt" en inversutgång.

Det är därför vi i räkneexemplen oftast utgått ifrån att inverterade signaler finns att tillgå.

Varannan gång?




Hur gör man en **sekvenskrets** som "byter" värde 1/0 efter varje klockpuls, *Clk* ?

- Kretsen behöver "minnas" sitt förra värde Q
- och ändra detta till $Q = D = \overline{Q}$.

Låskretsen har ju både "minne" och en inversutgång – skulle inte den kunna användas?


Går ej med enkel låskrets ...

$$Clk = follow / \overline{latch}$$






• När Clk = 1 följer utsignalen insignalen – därför byter utgången 1/0 så fort som möjligt! Q Kretsen blir en oscillator! Clk




nalen sitt värde 1/0


• När sedan Clk = 0 behåller utsignalen sitt värde 1/0 allt efter vad den senast stod på. (= Slumpgenerator?)

Voteringshjälp i riksdagen?



Klockade vippor Master-Slave vippan






Problemet är att den **enkla låskretsen** är öppen för förändring ända fram tills den ska låsa sitt värde.

Lösningen är den **klockade vippan** som består av flera låskretsar. En låskrets tar emot nya data (Master) medan en annan har kvar det gamla datat (Slave).

Tidsdiagram Master-Slave




bellman@kth.se


23

IE1204 2017 P2

Flanktriggad D-vippa




En annan flanktriggad vippa består av **tre** låskretsar. Datavärdet "kopieras" till utgången **precis** när klocksignalen går från $0 \rightarrow 1$.




IE1204 2017 P2 bellman@kth.se 24


Låskrets eller Vippa?




- a) Låskrets follow/latch
- b) Positivt flanktriggad vippa
- c) Negativt flanktriggad vippa




Varannan gång?





Nu fungerar "varannan gång" precis som tänkt!




Till sekvensnät använder man i allmänhet flanktriggade vippor som minneselement!

Varannan gång med Impulsrelä On-Off-On-Off ...

Impulsrelä

Pris: 300:-




7474 (2st D-vippor)

Pris: 5:- styck





(Kontaktstuds)

Det kan finnas ett annat hot mot "varannan gång" kretsen, och det är att mekaniska kontakter studsar! Detta får Du pröva på vid laborationen ...



Clear och Preset





D-vippan innehåller tre låskretsar. Signalerna **Preset** och **Clear** går direkt till låskretsarna och kan "låsa" dessa oberoende av klockpulsen. Preset och Clear är aktivt låga.

Preset = 0 tvingar Q = 1, medan Clear = 0 tvingar Q = 0.

Preset = Clear = 1 tillåter vippan att fungera som avsett.

Reset-knappen




De flesta digitala system behöver kunna startas i ett känt tillstånd. Det kan innebära att en del vippor ska vara "1" medan andra ska vara "0". En resetfunktion kan därför behöva anslutas till antingen **Preset** eller **Clear** på de ingående vipporna.

Preset och Clear är asynkrona ingångar – vipporna ändrar sig omedelbart oavsett klockpuls.


Synkron Reset


Saknar vipporna Preset- och Clear- ingångar, kan reset implementeras med extra logik. Synkron reset orsakar att vippan går till läge 0 vid *nästa* klockflank.




Asynkron/Synkron Reset


Asynkron reset





Synkron reset






Andra vanliga typer av vippor

JK-vippa


(JK-vippan är en SR-vippa med "toggle" i stället för förbjudet tillstånd)



Clk	J	K	Q	Q
\downarrow	0	0	M	M
\downarrow	0	1	0	1
\downarrow	1	0	1	0
\downarrow	1	1	Toggle	Toggle


T-vippa (T=Toggle)


(T-vippan är speciellt lämplig för "räknare")



Clk	Т	Q	Q
\downarrow	0	M	M
\downarrow	1	Toggle	Toggle

Konstruera T-vippa med D-vippa






Timing analysis

Det är möjligt att kunna bestämma den maximala frekvensen i en sekvensiell krets genom att ha information om

- ullet Grindfördröjningar $t_{
 m logic}$
- Setup-tid t_{su} för vippan
- Hold-tid t_h för vippan
- Clock-to-utgång t_{cQ} tiden

Setup- & Hold-time



D måste vara stabil inom detta område för att garantera *t*hold funktionen $t_{
m setup}$ Clk t_{clk-to-Q}

Vad är den maximala frekvensen?

Grindfördröjningar

$$t_{\text{logic}} = t_{\text{NOT}} = 1.1 \text{ ns}$$

• Setup-tid


$$t_{\rm su} = 0.6 \; \rm ns$$


• Hold-tid

$$t_{\rm h} = 0.4 \; {\rm ns}$$


• Clock-to-output

$$t_{\rm cO} = 1.0 \; \rm ns$$





$t_{\rm h}$ och $t_{\rm CQ}$






• Shortest path!

Om $t_{cQ} < t_h$ kan man *inte* koppla en vippas utgång direkt till en ingång. Då riskerar man att såga av den gren man sitter på!


Skiftregister



- Ett skiftregister innehåller flera vippor
 För varje klockcykel skiftar man in ett värde från vänster till höger
- Många konstruktioner använder **skiftregister** och värden $Q_4, ..., Q_1$ som ingångsvärden till andra komponenter

Går inte med låskretsar ...

Det går inte att bygga ett skiftregister med låskretsar.




När C = 1 *follow* så "rinner" datat igenom alla låskretsarna ...

Vanliga typer av skiftregister

- Parallel-In/Parallel-Out (**PIPO**)
- Parallel-In/Serial-Out (**PISO**)
- Serial-In/Parallel-Out (SIPO)
- Serial-In/Serial-Out (SISO)
- Användningsområden
 - Köer, tex First-In/First-Out (FIFO)
 - Mönsterigenkänning (eng. Pattern recognizers)


Skiftregister med LTspice




74HCT166


Simulera som labbförberedelse ...

Skiftregister genererar önskade tidsföljder











Räknare

En räknare är en speciell typ av sekvensnät som registrerar antalet inkommande klockpulser. Registreringen sker efter någon kod, oftast **binärkod**. Efter ett visst antal pulser tar räknarens tillstånd slut och den börjar om från början igen.


Man talar om räknarens **modul** (dvs. hur många tillstånd räknecykeln innehåller).

Räknaren behöver inte ha någon insignal utom klockpulserna (som då kan ses som insignalen).

Ett sådant sekvensnät kallas för autonomt.


Binärkodens räkne-egenskaper

Det finns två olika ''regler'' för att konstruera binärkoden ur mindre signifikanta bitar. Ex. med binärkoden 0 ... 15.



Toggla varannan gång ...

MODULO-8 Asynkronräknare




varannan, varannan varannan, varannan varannan varannan ...


Räknaren är uppbygd av T-vippor, de har alla T=1 och "togglar" därför vid varje klockpuls. Den första vippan Q_0 "togglar" för varje klockpuls. Vippan därefter Q_1 klockas av den första vippan. Den kommer därför bara att "toggla" för varannan klockpuls. Den tredje vippan Q_2 kommer "toggla" för varannan varannan klockpuls.

Enligt binärtabellen kommer räknaren därför att räkna i binärkod. ($Q_2Q_1Q_0$: 000 001 010 011 100 101 110 111 000 ...).

Hur räknar den här räknaren?




Asynkron räknare



47

En räknarkrets






Hur man får 1 sekund får Du räkna ut själv ...



Toggla om alla före dig är 1...

MODULO-8 Synkronräknare




En snabbare räknare kan man få om man tar fram Carry parallellt (jfr. med adderaren).

Vill man utöka räknaren sker det med en vippa och en AND-grind per steg.

Klockpulserna går direkt till alla vippor och därför slår de om samtidigt. Vilka vippor som ska slå om eller ej styrs med T-ingångarna. Den första vippan har T=1 och den slår om för varje klockpuls. En viss vippa ska slå om när alla vippor som är före den står på "1". Det villkoret får man från AND-grindarna i den sk. Carrykedjan och det är dessa som styr T-ingångarna.


Synkron räknare

I en *synkron* räknare är vippornas klockingångar kopplade till **samma klocksignal**




Hur räknar den här räknaren?


Synkron räknare



Maximal räknefrekvens?




Maximal räknefrekvens?



Den kritiska vägen bestämmer den maximala frekvensen! Här är den längsta kombinatoriska vägen från Q_0 via två AND-grindar till ingången av vippan som beräknar Q_3 $t_{\rm logic}$ motsvarar alltså fördröjningen av två AND-grindar.


Asynkron eller Synkron räknare

Asynkron räknare



Utgångssignalerna fördröjs mer och mer för varje räknarsteg


Synkron räknare




Utgångssignalerna har samma fördröjning

Räknare med LTspice

74HCT161



Binärkodsräknare. Vi använder den för att generera sanningstabellernas insignaler.



VHDL för vippor och låskretsar

Programmerbar logik har inbyggda vippor. Figure 2. MAX 3000A Macrocell Global Global LAB Local Array Clear Clocks Parallel Logic Expanders Programmable (from other Register macrocells) Register Bypass To I/O Control Block Clock/ Product-Enable ENA Term CLRN Select Select Matrix Clear Select To PIA Shared Logic Expanders 36 Signals 16 Expander

from PIA

Product Terms


VHDL för vippor och låskretsar

Programmerbar logik har inbyggda vippor.

Hur skriver man VHDL-kod som "talar om" för kompilatorn att man vill använda dom?

En D-latch i VHDL

```
ENTITY D_Latch IS
         PORT(en : IN std_logic;
               d : IN std_logic;
               q : OUT std_logic);
    END ENTITY D_Latch;
    ARCHITECTURE RTL OF D_Latch IS
    BEGIN
         PROCESS(en, d)
         BEGIN
            IF en = '1' THEN
Inget else? ---->q <= d;
            END IF;
         END PROCESS;
    END ARCHITECTURE RTL;
```



Enable	D	Q
0	-	M
1	D	D

Latch som process


```
PROCESS(en, d)
BEGIN

IF en = '1' THEN
    q <= d;
END IF;
END PROCESS;</pre>
```

Latchar anses generellt vara dåliga ur syntes-synpunkt eftersom de inte alltid är testbara (pga. asynkrona återkopplingar).

Därför undviker man latchar. (Programmerbar logik har inbyggda vippor med asynkron Preset och Clear som man kan använda).


Vippa som process



I stället för funktionen "rising_edge(clk)" kan man skriva "clk'event and clk=1"

Kompilatorn kommer att "förstå" att detta är en vippa och använder någon av de inbyggda vipporna för att implementera processen.

Med asynkron RESET clk-



```
Clear oberoende av clk

PROCESS(clk, clear_n)

BEGIN

IF clear_n = '0' THEN

q <= '0';

ELSE IF rising_edge(clk) THEN

q <= d;

END PROCESS;
```

IE1204 2017 P2 bellman@kth.se 61

Med synkron RESET


```
clear_n
PROCESS(clk)
    BEGIN
       IF rising_edge(clk) THEN
       IF clear_n = '0' THEN
          q <= '0';
       ELSE
          q \le d;
       END IF;
END PROCESS;
```

Räknare och andra sekvenskretsar

Vad gör den här "räknaren"?


Kunskapskontrollen?

Låskretsar på kunskapskontrollen (minnen). Vad är **låsande insignal** för **NAND** och **NOR** grindar?




Tips. Simulera kunskapskontroll uppgiften!


En bättre analysmetod för asynkrona sekvensnät kommer senare i kursen ...



• Låskretsar ...




Mät vid labben ...




OBSERVERA! Mycket förberedelser inför LABB.

Graykodsräknare som stegmotorcontroller ...




OBSERVERA! Mycket förberedelser inför LABB.



Control signal	Counter mode
x=1	Up: Q ₂ Q ₁ = 00, 01, 11, 10, 00,
x=0	Down: Q ₂ Q ₁ = 00, 10, 11, 01, 00,

$$Q_2^+Q_1^+=f(x,Q_2,Q_1)$$


Nästa tillstånd $Q_2^+Q_1^+$ är funktion av nuvarande tillstånd Q_2Q_1 och insignal x



Present
$$x = 0$$
 Next state


Pilar mellan tillstånden visar övergångsvilkor

• Du skall rita ett tillståndsdiagram



Control signal	Counter mode
x=1	Up: Q ₂ Q ₁ = 00, 01, 11, 10, 00,
x=0	Down: Q ₂ Q ₁ = 00, 10, 11, 01, 00,


$$Q_2^+Q_1^+=f(x,Q_2,Q_1)$$




Vänstra talen i tabellen

 $Q_2^+ f(x, Q_2, Q_1)$


Högra talen i tabellen






Tillståndstabell

i Karnaugh diagram stil




bellman@kth.se




Ger oss logikfunktionerna till vipporna!

Simulera Gray räknaren




Shiftregister räknare


Ring räknaren




Med andra startvärden?



Möbius räknaren




Simulatorns vippor kan 0-ställas eller 1-ställas individuellt




Den verkliga världens vippor som är djupt inbäddade inuti chippen kan inte påverkas på detta sätt. De måste testas annorlunda.


• Denna simulering startar med 1000.

PRBS räknare










Exempel på ett återkopplat skiftregister med 16 vippor. I figuren sker "avtapp-ning" från vippa 0,2, 3, och 5.

Skiftregistrets ingång matas med EXOR-funktionen av dessa bitar. Denna "avtappning" ger en *maximalt* lång talsekvens som upprepas efter 65535 ggr.


Om alla vipporna i skiftregistret är "0" så stannar sekvensen, så den kombinationen måste undvikas!



IE1204 2017 P2 bellman@kth.se 73


PRBS för att testa inbyggda kretsar

Alla vippor inuti 75175 kretsen 0-ställs samtidigt. De kan inte påverkas individuellt.




74

Använd PRBS för att generera startvärden för de olika ringräknar cyklerna!



IE1204 2017 P2 bellman@kth.se

Shiftregisterräknare som genererar pseudoslumptal ...



PRBS-sekvenser (pseudoslumptal) används tex. för att kryptera dataöverföringen vid GSM-telefoni och vid Bluetooth. Ett annat användningsområde är för att bygga in "självtestförmåga" i större digitala chip.