
# Digital Design IE1204

# F13 Asynkrona sekvensnät del 2

william@kth.se

# IE1204 Digital Design



Föreläsningar och övningar bygger på varandra! Ta alltid igen det Du missat! Läs på i förväg – delta i undervisningen – arbeta igenom materialet efteråt!

#### Detta har hänt i kursen ...

Decimala, hexadecimala, oktala och binära talsystemen

AND OR NOT EXOR EXNOR Sanningstabell, mintermer Maxtermer PS-form Booles algebra SP-form deMorgans lag Bubbelgrindar Fullständig logik NAND NOR CMOS grindar, standardkretsar Minimering med Karnaugh-diagram 2, 3, 4, 5, 6 variabler

Registeraritmetik tvåkomplementrepresentation av binära tal

Additionskretsar Multiplikationskrets Divisionskrets

Multiplexorer och Shannon dekomposition Dekoder/Demultiplexor Enkoder

Prioritetsenkoder Kodomvandlare


VHDL introduktion

Vippor och Låskretsar SR-latch D-latch D-vippa JK-vippa T-vippa Räknare Skiftregister Vippor i VHDL Moore-automat Mealy-automat Tillståndskod Oanvända tillstånd Analys av sekvensnät Tillståndsminimering Tillståndsmaskiner i VHDL

Asynkrona sekvensnät flödestabell exitationstabell tillståndskodning

# Repetition – **Delay-element**

Synkront sekvensnät  $\xrightarrow{q}$  1D  $\downarrow \bar{q}$ Klockad vippa



Asynkront sekvensnät ett konstgrepp: Delay-element

$$q^+ \Delta q$$

Andra beteckningar: Y och y

# Repetition – Gyllene regeln




William Sandqvist william@kth.se

# Repetition – Exitationstabell


Den asynkrona kodade tillståndstabellen kallas för •Excitationstabell

De stabila tillstånden

(de med next state = present state) "ringas in"



Present	Nextstate				
state	SR = 00	01	10	11	
У	Y	Y	Y	Y	
$\mid  0  \mid$		0	1	$\bigcirc$	
1		0		0	




# Repetition – Flödestabell och Tillståndsdiagram


Den asynkrona okodade tillståndstabellen kallas för

Present	Next state	Output
state	SR = 00  01  10  11	$\hat{Q}$
A	$\bigcirc A \bigcirc A \bigcirc B \bigcirc A \bigcirc$	0
B	$\bigcirc B$ $A$ $\bigcirc B$ $A$	1

#### •Flödestabell



#### Tillståndsdiagram



#### Repetition – Tillståndsminimering

#### Ospecificerade tillstånd

Asynkrona sekvensnät har ofta många ospecificerade tillstånd.

Tuggummiautomaten - Ett mynt i taget!



Gyllene regeln | Fysikaliskt omöjligt!

Pres	Next Stat	<del>,</del>		Q
state	X=00 01 10	1	1	
А	(A) B C	, C		0
В	D B -			0
С	A - C		>	1
D	D E F			0
E	A E -			1
F	A (-)(F)			1

$$(X = ND, Q = z)$$

William Sandqvist william @kth.se



Ospecificerade tillstånd är våra Jokrar!

#### Repetition – Tillståndsminimering

#### •Ekvivalens (spara jokrarna)

Pres	Next State		Q
state	X=00 01 10	11	
Α	A) B C	-	0
В	D (B) -	-	0
С	• A - C	-	1
D	→ D E F	-	0
E	A (E) -	-	1
F	→ A - F	-	1

(X = ND, Q = z)

Regler för ekvivalensgrupp:

Samma utsignal.

Stabilt tillstånd för samma insignaler.

Ospecificerade tillstånd för samma insignaler.

Instabila tillstånd kan få skilja.



#### Repetition – Tillståndsminimering

#### •Kompatibilitet (använd jokrarna)




Använd ospecificerade tillstånd!

	Pres	Next State	Q	
	state	X=00 01 10	11	
	<b>→</b> A	A B C	-	0
	В	D (B) -	-	0
_	<b>⇒</b> C	A - C	-	1
	D	D E C	-	0
L	→E	A (E) -	-	1

Här finns ofta flera möjligheter
– men en teori för vad som är
optimalt saknas!

#### Kompatibilitetsgraf



Här väljer man mellan Moore eller Mealy kompatibel modell

William Sandqvist william @kth.se

# Repetition – Tillståndskodning


Alla tillstånd måste kodas så att tillståndsövergångar sker med

#### •Hammingavståndet 1

Placera tillståndsdiagrammet på en Graykodad hyperkub *utan* diagonaler.



Richard Hamming



Använd lediga tillstånd som övergångstillstånd ("eftersändning").

 $B \rightarrow D : B \rightarrow E \rightarrow D$ 





# Hasard "spikar"

- När man konstruerar asynkrona kretsar så kan det händer att man får spikar (glitches) på signalvärden
- Detta beror på att olika signalvägar har olika fördröjningstider
- Fenomenet kallas för *hasard* (hazard) och kan elimineras med noggrann konstruktion

# Snabbfråga

Vilket tidsdiagram motsvarar bäst den signal som genereras av följande grindnät vid stigande flank?









# Snabbfråga

Vilket tidsdigaram motsvarar bäst den signal som genereras av följande grindnät vid stigande




PGA fördröjning i inverterare blir båda ingångarna till AND grinden 1 ett kort tag

# (Kort 0-ställningspuls)




Kretsen används ibland för att generera en kort 0ställningspuls.


# (Kort 0-ställningspuls)




# Olika typer av Hasard




#### **Statisk Hasard**






# Exempel, Statisk Hasard

• Hasard kan uppträda vid nedanstående krets vid övergången av  $x_3x_2x_1$  från 11**1**  $\leftrightarrow$  11**0** 




$$f = x_1 x_2 + \overline{x}_1 x_3$$


# Tidsdiagrammet



William Sandqvist william@kth.se

#### Hasardfri krets






$$f = x_1 x_2 + \overline{x}_1 x_3 + x_2 x_3$$

William Sandqvist william@kth.se

#### Hur undviker man statisk hasard?


- Möjligheten för statisk hasard finns om två intillliggande 1:or inte är täckta med en egen produktterm vid SOP
- Därmed kan man ta bort risken för statisk hazard genom att lägga till inringningar så att **alla intill-liggande** 1:or är täckta med en egen inringning

Räcker dessa hoptagningar för hasardfrihet?




$$f = a + d\overline{b} + cb$$

Räcker dessa hoptagningar för hasardfrihet?




William Sandqvist william@kth.se

Räcker dessa hoptagningar för hasardfrihet?




Karnaughdiagrammet är en donut!




$$f = a + d\overline{b} + cb$$

Räcker dessa hoptagningar för hasardfrihet?



Lätt att missa!




$$f = a + d\overline{b} + cb + dc$$

$$\uparrow \qquad \uparrow$$

$$Hasard\ cover$$

William Sandqvist william@kth.se

Med annan variabelordning missar man inte!




#### Statisk hasard vid POS?

• Har man en POS-implementering så måste man se till att alla bredvidliggande 0:or är täckta av en egen summaterm

### **Dynamisk Hasard?**

- En dynamisk hasard orsakar **flera spikar** på utgången
- En dynamisk hasard orsakas av kretsens struktur



### Exempel, Dynamisk Hasard


 Följande ekvation orsakar ingen hasard om man implementerar den som en AND-ORstruktur

$$f = x_1 \overline{x}_2 + \overline{x}_3 x_4 + x_1 x_4$$

### Exempel, Dynamisk Hasard

 Följande ekvation orsakar ingen hasard om man implementerar den som en AND-ORstruktur


$$f = x_1 \overline{x}_2 + \overline{x}_3 x_4 + x_1 x_4$$




Problemfri med två-nivålogik!

### Exempel, Dynamisk Hasard

 Men implementerar man ekvationen med följande flernivåslogik, så uppträder dynamisk hasard






### Hur undviks Dynamisk Hasard?

- Dynamisk hasard kan undvikas med tvånivå-logik
- Ser man till att en två-nivå krets är fri från statisk hasard, så finns det *inte* heller någon dynamisk hasard!


# Snabbfråga

Vilket/vilka av följande grindnät kan ge upphov till hazard då **x** ändras ?




### Snabbfråga


Vilket/vilka av följande grindnät kan ge upphov till




## Snabbfråga

Risk för hazard då a=1 och b=0 Den extra grinden täcker inte detta fall (utan a=1 och b=1)











# När behöver man ta hänsyn till Hasard?


- I ett *asynkront sekvensnät* <u>måste</u> avkodaren för nästa-tillstånd vara hasardfri!
  - Annars kan man hamna i ett inkorrekt tillstånd
- För *kombinatoriska kretsar* är hasard inte ett problem eftersom utgången alltid kommer att stabilisera sig efter ett kort tag
- I ett *synkront sekvensnät* är hasard inget problem, så länge man respekterar setup- och hold-tider ( under dessa tider får hasard inte uppträda! )

#### **Undvik Hasard**






Statisk hasard orsakas av utelämnade primimplikanter



Dynamisk  $1 \rightarrow 0$ 



Dynamisk hasard kan uppstå när man implementera kretsar med flernivåslogik. Två-nivåslogikkretsar som är fria från statisk hasard är också fria från dynamisk hasard.

Dynamisk  $0 \rightarrow 1$ 


# Utgångs-spikar i asynkrona sekvensnät

	Pres state	Next State		Q	
		X=0	1		
	<b>y</b> 2 <b>y</b> 1	Y <sub>2</sub> Y <sub>1</sub>			
1	00	(00)	01	0	
	01	00	11	1	
	11	01	10	0	
	10	11	10	1	

Man kan få utgångsspikar i ett asynkront sekvensnät när man byter från ett stabilt tillstånd till ett annat genom att passerar flera instabila tillstånd (Fenomenet är *ingen* hasard!).


#### Metastabilitet

CMOS-kretsens överföringsfunktion (ex. inverterare)



William Sandqvist william@kth.se

#### Om metastabilitet




För att förstå vad metastabilitet innebär så kan vi tänka oss att insignalen D till en latch är väldigt belastad och därmed ändrar sig mycket långsamt i förhållande till klockan. Antag vidare att klock-signalen C slår om precis när D är vid  $V_{DD}/2$ .

Då låser sig latchen vid det spänningsvärde som råkar finnas på D. Efter en tid slår latchen om till antingen '1' eller '0'.


#### Om metastabilitet ...

Denna instabilitet varar tills transistorerna i återkopplingen behagar gå åt ena eller andra hållet – men det kan ta tid, och tiden beror på hur nära  $V_{DD}/2$  som låsningen skedde.

Man kan likna situationen vid en boll som ligger på toppen en kulle, eller en penna som balanserar på sin spets. Minsta störning kommer att få bollen eller pennan att falla åt ena eller andra hållet.




Om *Clk* och *D* switchar samtidigt, vilket värde får då *Q*?



På vilken sida kommer bollen att trilla ner?

### Klockpuls och data samtidigt!



Klocka och data ändras samtidigt!

### Hur mycket samtidigt?





Figure 1. Definitions of setup and hold times.

data klocka hur nära?

William Sandqvist william@kth.se

## Setup and Hold time (= metastabilitets-skydd)

• För att undvika samtidigt omslag/switchning, så måste setup and hold times garanteras:



Setup time är den tid *D*måste vara stabil <u>innan</u> *Clk*ändrar värde
Hold time är den tid *D* måste
vara stabil <u>efter</u> *Clk* har
ändrat värde


Om Setup and Hold time's är uppfyllda, så kommer vippan (Flip-flop) att garanterat bete sig snällt/deterministiskt!

### Asynkrona insignaler?


- Dessvärre kan vi inte alltid *garantera* att en ingång är stabil under hela setup- och holdtiden
- Antag att du kopplar in en tryckknapp på Dingången av en vippa
  - Användaren kan trycker knappen när som helst, även under setup- och hold-tiden!
  - Risken är att vippan hamnar i ett metastabilt tillstånd!

## Synkronisering av insignaler

- För att synkronisera asynkrona ingångar användar man en extra vippa på ingången
- Den första vippans utgång (A) kan hamna i ett metastabilt läge
- Men om klockperioden är *tillräckligt lång*, så kommer den att stabiliseras innan nästa klockflank, så att B inte hamnar i ett metastabilt läge!



## (Slumptal med metastabilitet?)



Intelprocessorer "singlar slant" med följande krets. Innan klockpulsen blir "1" är både node A och node B logiskt "1". När klockpulsen kommer hamnar båda inverterarna i det metastabila tillståndet och **slumpen** avgör sedan vilket tillstånd inverterarna slutgiltigen hamnar i.

William Sandqvist william@kth.se



## Avancerade byggelement

De asynkrona vipporna och låskretsarna används som säkra byggelement vid digital design. Nya byggelement utvecklas hela tiden.

• Vid övningen kommer vi att konstruera en dubbelflankvippa – en vipptyp som kan komma att ge framtidens
datorkretsar högre (dubblerade) prestanda S = Q R = R


• Vid föreläsningen förfinar vi nu den enkla SR-låskretsen


### Exempel – förbättrad SR-latch

- Konstruktion av set-dominant SR-latch
- Specifikation
  - Konstruktionen är en speciell typ av SR-latch (det finns *inte* ett förbjudet läge 11)
    - Om S och R är 1 så går latchen i SET-läge (Q = 1)
    - Latchen kan först gå till RESET-läge om
      - 1. både S och R först sätts till S=0 och R=0 (Q=1)
      - 2. Raktiveras  $(S = 0, R = 1) \rightarrow Q = 0!$


Källa: "Fletcher: Engineering Approach to Digital Design", Prentice-Hall, 1980. Exempel 10.5 (pp 670).

### Repris: SR-latch





Så länge man **undviker** insignalen S = R = 1 (= förbjudet tillstånd) kommer utgångarna  $Q_a$  och  $Q_b$  att vara varandras inverser. Man kan då använda symbolen till höger.




Tar man signaler från låskretsar finns det således alltid inverser att tillgå!

William Sandqvist william @kth.se

### Mer problem med SR-latchen

 $Q_a$   $Q_b$ 


0/1 1/0 (no change)




Om man vill gå från SR = 11 till SR = 00 är det en **dubbeländring** av insignalerna. I praktiken hamnar vi antingen i Q=0eller i Q = 1 ingen kan veta!


• Detta är ett ytterligare skäl till att utesluta SR = 11.


#### **SR-latch**







### **SET-dominant SR-latch**







### Önskat beteende







# (SET-dominant SR-latch) | S | S | Q | Q










# (SET-dominant SR-latch) | S | S | Q | Q





# (SET-dominant SR-latch) | S | S | Q | Q


























#### **SET-dominant SR-latch**





William Sandqvist william @kth.se


# Kompatibilitet



# Kompatibilitet



Använd ospecificerade tillstånd!



01 11 10

### **a** (10)



$$f$$
 (10)

### Många valmöjligheter ...


$$e(10)$$
:  $-feb$ 


$$e(10)$$
:  $-feb$ 

William Sandqvist william @kth.se

# Kompatibilitetsgraf

#### Många valmöjligheter ...






	$SR(Q\overline{Q})$						
	00	01	11	10	Q	$\overline{\mathcal{Q}}$	
a	(a)	d	_	b	1	0	
b	а	_	e	$\bigcirc$	1	0	
С	(c)	d	_	b	0	1	
d	c	$\bigcirc$	e	-	0	1	
e	_	f	(e)	b	1	0	
f	а	$\mathcal{J}$	e	_	1	0	


Nya beteckningar a (ab), e (ef), c (cd)
Tre tillstånd kräver två tillståndsvariabler  $Y_2$  och  $Y_1$ 


	$SR(Q\overline{Q})$					
	00	01	11	10	Q	$\overline{Q}$
a		С	e		1	0
c	$\overline{C}$	<b>C</b>	e	a	0	1
e	a	$\overline{e}$	e	a	1	0
_	_	_	_	_	_	_

Reducerad flödestabell

## Tillståndskodning








Övergångs-tillstånd


	S	R	Y <sub>2</sub>		
У2	$\setminus$	00 01 <del>→</del> 11			10
$a^{y-1}$	0	(a)	<sup>1</sup> C	<sup>3</sup> e	(a)
<i>e</i> :	0 1	<sup>4</sup> a	<b>(e)</b>	<b>(e)</b>	<sup>6</sup> а
	1 1	1 <u>2</u>	1 <u>3</u>	15-7	14
<i>c</i> :	1 0	<b>©</b>	<b>©</b>	11 <b>e</b>	10 <b>a</b>

		SR		′2 ′1		
	<i>y</i> <sub>2</sub>		00	01	11	10
	<i>У</i> -1	0	တိ	<u>ا</u>	о О	00
Efter-		0 1	00	0	\ <u>\</u>	00
sändnin	g	1 1	12 -	<u>9</u>	50	14_
		1 0	<sup>8</sup> 10	90	41	00


Från c till e krävs det en "dubbeländring" av  $Y_2Y_1$  detta ändras med hjälp av **övergångstillståndet** till två "enkeländringar"

# Karnaughdiagram






$$Y_2 = \overline{S}y_2 + \overline{S}R\overline{y}_1 + Ry_2\overline{y}_1$$




$$Y_1 = Ry_1 + SR$$


#### • Hasardfria nät direkt!

### Krets-schema






Här har vi vår "idiotsäkra" SR-låskrets!



## En annan lösning?

egentligen 01


Förutom att lösa problemet med dubbeländringen, som vi redan löst, vill vi få så enkla nät som möjligt!




• Vad händer om vi skriver 11 (i stället för 01) som instabilt tillstånd i ruta 3, på ren spekulation att detta kommer att ge oss ett enklare nät?

Från 00 i ruta 2 till 11 i ruta 3 är en *ofarlig* dubbeländring. Blir det 01 hamnar man stabilt i **01**, blir det 10 går man till 11 och därefter stabilt till **01**.

## Nya Karnaughdiagram




• Från 00 till 11 innebär en ofarlig dubbeländring av tillståndsvariablerna som till sist alltid leder till stabilt 01.




Enklare nät! Vi introducerade en ickekritisk Hasard och det gav oss större hoptagningar och ett enklare nät!

4

# Idiotsäker och kompakt





# Asynkrona nät är byggstenar


Eftersom de asynkrona sekvensnäten används som byggstenar vid all annan Digital Design är det vanligt att stor möda har lagts på att göra dom så optimala som möjligt.

De används oftare i tusental i en konstruktion än styckvis. Varje ingående grind "kostar" och räknas!

### Används dominanta SR-latchar?

## PIC16F690 IO-enhet, SR-latch






Låskretsen är **RESET-dominant** SR 11  $\rightarrow$  Q = 0  $\overline{Q}$  = 1

## PIC16F690 IO-enhet, SR-latch

**Touch control**. Användningsområdet för SR-latchen är en kapacitivt styrd oscillator. Den ändrar frekvens vid en "touch" med fingret.





William Sandqvist william @kth.se

