
Bilgisayar Organizasyonu Tasarımı Lab. Dönem Projesi

- Proje maksimum 3 kişiliktir. Tek kişi veya iki kişi yapabilir.
- Kopya projeler, benzerlik gösteren projeler değerlendirilmeye alınmayacaktır.
- Son Teslim Tarihi: 21 Ocak 2020 Saat: 17:00
- Geç teslim edilen projeler değerlendirilmeyecektir!
- Proje Not Yüzdesi: %20
- Son sayfada bulunan içerikler hazırlanıp .zip formatında AKSİS'e yüklenecektir.
- 22 Ocak 2020 tarihinde klasik türde <u>Final Sınavı</u> Yapılacaktır.

MODIFIYE TOPLAMA DEVRESI - 1 Visual Paradigm Online Express Edition Х3 X2 X1 Elde Giris TAM TOPLAYICI Cin TAM TOPLAYICI TAM TOPLAYICI Sum Sum Sum Sum TAM TOPLAYICI TAM TOPLAYICI TAM TOPLAYICI Sum Sum Sum 2x1 MUX 2x1 MUX 2x1 MUX 2x1 MUX 2x1 MUX 2x1 MUX Secme Secme Secme < Secme -Secme 2x1 MUX 2x1 MUX 2x1 MUX Secme < Elde Z3 ZO Cikis

KLASİK TOPLAMA DEVRESİ




Proje Adımları (1)

- 1. Şemada verilen 4 bitlik Modifiye Toplama Devresi'nin VHDL ile kodlaması,
- 2. Programlanan bu devrenin RTL Şemasının çıkarılması,
- 3. 4 farklı sayı değeri için simülasyon yapılması ve sinyal dalga formunun oluşturulması,
- 4. Devrenin sırasıyla 8, 16, 32 bit versiyonlarının oluşturulması (RTL Şemaları Çıkarılmayacaktır),
- 5. Klasik toplama devresinin **4, 8, 16, 32** bit kodlamasının yapılması,
- 6. Her bir kapı gecikmesinin **1 ns** olduğu varsayılarak,
 - Modifiye Toplama Devresinin 4, 8, 16, 32 bit versiyonlardaki tüm Z değerlerinin oluşması için gereken maksimum gecikmenin hesaplanması.
 - Klasik Toplama Devresinin 4, 8, 16, 32 bit versiyonlardaki tüm Z değerlerinin oluşması için gereken maksimum gecikmenin hesaplanması.
 - Bu madde elle hesaplanacaktır, sistem çıktısı değildir!
- 7. Sayfa 5'te verilen rapor örneğine benzer şekilde;
 - Modifiye Toplama Devresinin 4, 8, 16, 32 bit versiyonlardaki 'Maximum combinational path delay' değerlerinin tespiti.
 - Klasik Toplama Devresinin 4, 8, 16, 32 bit versiyonlardaki 'Maximum combinational path delay' değerlerinin tespiti.


Proje Adımları (2)

- 8. 6. şıktaki değerler kullanılarak tüm bit uzunlukları için Modifiye ve Klasik Toplama Devre karşılaştırmalı gecikme grafiğinin oluşturulması (Grafik oluşturulurken excel kullanılabilir)
- 9. 7. şıktaki değerler kullanılarak tüm bit uzunlukları için Modifiye ve Klasik Toplama Devre karşılaştırmalı gecikme grafiğinin oluşturulması (Grafik oluşturulurken excel kullanılabilir)
- 10. Her iki grafiğin karşılaştırılarak yorumlanması (2 algoritma arasındaki performans ve maliyet yorumlamaları)



Örnek Gecikme Grafiği

• Değerler doğru değildir!



PROJE İÇERİĞİ

- Aşağıdaki içerikler hazırlanıp .zip formatında AKSİS'e yüklenecektir.
- Kaynak Kod .vhd dosyası (Kesinlikle .doc, .txt dosya formatında göndermeyin!)
 - Modifiye Toplama Devresi (4, 8, 16, 32 Bit)
 - Klasik Toplama Devresi (4, 8, 16, 32 Bit)

Rapor .pdf Dosyası

- Proje Kapağı (Proje Üyeleri Numara, Adı-Soyadı)
- 4 Bit Modifiye Toplama Devresi RTL ŞEMATİĞİ
- 4 Farklı Giriş değeri için Simulasyon Girdileri ve Sinyal Dalga Formu (4 bit Modifiye Toplama Devresi için)
- Proje Adım 6. işlemleri (El yazısı olması durumunda işlemler fotoğraflanıp rapora eklenecektir.)
- Proje Adım 7 işlemleri (El yazısı olması durumunda işlemler fotoğraflanıp rapora eklenecektir.)
- Proje Adım 8 Grafiği
- Proje Adım 9 Grafiği
- Sonuç ve Değerlendirme (1 Paragraflık Yapılan işleri Özetleme ve Grafik Yorumlama)

RAPOR DÜZENİ;

Başlık 16 pt, Yazı 12 pt, Times New Roman, Resim ve Grafikler Ortalanmış, Her şekil altında numaralandırılma ve açıklamalı (Şekil 1.1: RTL Şematik, Şekil 2.1: Simulasyon Sonuç-1 gibi)