





# İÜ Bilg.Müh. 3.Sınıf

Kadir İu, Kübra İu, Mustafa İu, Öner İu...

#### 1 OKUNMAMIŞ MESAJ

#### +90 536 226 0961 ~İdris Bila...

#### +90 538 845 5392 ~dupebi


Bot lab sorularını atacak insaniyetli bir insan aranıyor mutlaka fotosunu çeken olmştur kalacağı...


Bi soru nand not d flip flopu ayri ayri kod yazma sorusuydu sonra 5 nand la tasarlanmis bi devrenin kodunu yazma vardi bi soru 3 bit giris 5 bit giris romun tablosounu vermis her cikisin karnosunu yapip denklemleri cikarip romu dataflowla tasarlama kodu arkada kod verdi devresini cikarmani istiyo zaten o koddan ondeki cogu soruyu kopya ediyosun











T) Hot kapisimond kapisi ve D piip flopun JHDL kodlorini belouioral minori ile yorthit:

II) I sieta alusturduğunuz bileserleri (component) kullonarak XY flipfloplun yapısak taisarımına ait UHDL kodunu yazınız

I) entity not expisi is port ( yzin std-byre; noticisi: inout Std-logic); end not topisi; arapeture blu of notkapisi is process (y) begin interior = (not 3); end process; end bhu; entity nonakapisi is port (a) in stallogic; bin std-logie; nondcikisi sinout std-logic); end nord kapisij architecture bhs of nardkopist is grace \$5 (a, b) begin nonecikisi <= a nond b; end precess;

end bhv.

endity def is port ( Din std togic ) grinant std-logics 97 linant std dogic) clock; in std logic); end dff; arculecture who of def is Nigod process ( Diclock) posity if chack'event and chock="1" then 0'L= D; 87-L=notD; endil; end precess; end Lhu;

```
4 (25p) - Aşağıdaki VHDL kodunu analiz ederek,
          a) Koda ait devreyi çiziniz (10p).
          b) Devrenin doğruluk tablosunu çıkartınız (10p).
              Devrenin Z çıkışının amacını belirtiniz (5p).
       library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
       entity devre is
                port(
                        X : in std_logic; o
                        A: in std_logic_vector(1 downto 0);
                        F : out std_logic_vector(1 downto 0);
8
                        Z : out std_logic
10
       end devre;
        architecture Dataflow of devre is
13
14
        begin
                F(1) \le (not(X) \text{ and } not(A(1))) OR (X \text{ and } (A(1) \text{ xor } A(0)));
15
                F(0) \le X \text{ xor } A(0);
16
                   Z \leq (not(X) \text{ and } not(A(1)) \text{ and } A(0)) \text{ OR } (X \text{ and } A(1) \text{ and } not(A(0)));
 17
 18
         end Dataflow;
```



# Elif Akan (İstanbul Ü... 🔲 🕽





Yok ya bi enstitü tanımlaması vardi

23:43

Bi tane diyagram entity ve architecture yazmamız gereken bisey 23:43

Bi tane sistem vermiş bu kodlar ne işe yarar diye sormuş 23:43

Zar vermiş 6 ya kadar onlari girişe göre yazın demiş 23:44

Sevensegmen gibi kolay bişey 23:44

Enstitü: entity

23:44



Fotoğrafı çekemedim









# Elif Akan (İstanbul Ü... 🔲 🕽





Fotoğrafı çekemedim ama bı tane zor bişey vardı 25 puanlık 23:45

Unuttum onu

23:45

İki tane üç bitlik a ve b sayısı var bu sayılar toplanacak 3 durum var ondan küçükse , ona eşitse , ondanbuyukse

23:46

10 sayisi

23:47

Bunun entitysi, blok diyagramı ve architecturei

23:47

Behavioral kullanican



23:47











### İÜ CE 3. SINIF

Abidin Yarata (İstanbul Üni.), Adem C...

# Fuat Kayalı (İstanbul Üni.)

- 1-basit bir devrenin entity tanımlaması
- 2- Verilen vhdl kodun ne amaçla kullanıldigini sordu.
- 3-Zarlar vardi 9 bitlik karşılığı olan ve onlara karşılık gelen 1-6 arası 3 bitlik değerler. Zar attığında çıkan değerin 3 bitlik karşılığının 9 bitlik değerini veren kod devresi gibi bir şey 4- devre vardı onun kodlaması içinde 4 farklı yapı vardı mux gibi 5-girilen iki adet 3 bitlik sayının toplaminin 10 dan büyük kucuk eşit olma















# İÜ CE 3. SINIF

Abidin Yarata (İstanbul Üni.), Adem C...

büyük kucuk eşit olma durumunda bağlı olarak çıktı üreten devre kodu. Mesela sayılar toplam 11 diyelim 10dan büyük ne olacak buyuk çıkışı 1 küçük ve eşit çıkışı 0 gibi

23:52

Bulmaca gibiydi genel olarak

23:53

+90 544 318 8437 ~Fatih...

3.cu soru seven segment sorusu mantığında kardeşim.Birde 5 in d sikkinda similasyon çıktı almak için girdiğimiz restart put a put b run all

23:53











### İÜ CE 3. SINIF

Abidin Yarata (İstanbul Üni.), Adem C...

+90 544 318 8437 ~Fatih...

3.cu soru seven segment sorusu mantığında kardeşim.Birde 5 in d sikkinda similasyon çıktı almak için girdiğimiz restart put a put b run all

23:53

Yukarıda arkadaşın yazdığı gibi

Hocanın labda yaptırdığı şeyleri anlayan yapar her türlü

23:54

Teşekkür ederim arkadaşlar sağolun

23:54 🗸







```
4 (20p) – Aşağıda VHDL kodu verilen devreyi analiz ederek çiziniz.
            library IEEE;
     2
            use IEEE.STD_LOGIC_1164.ALL;
    3
    4
            entity dff is
    5
                     port(
    6
                              D: in std_logic;
    7
                             clock_d: in std_logic;
    8
                             Q : out std_logic
    9
   10
            end dff:
   11
   12
           architecture Behavioral of dff is
   13
            begin
   14
                    process(clock_d, D)
  15
                    begin
  16
                             if clock_d'event and clock_d = '1' then
  17
                                     Q <= D:
  18
                             end if;
  19
                    end process;
  20
           end Behavioral;
  21
  22
           library IEEE;
  23
           use IEEE.STD_LOGIC_1164.ALL;
  24
  25
           entity devre is
  26
                    port(
 27
                            Ds: in std_logic_vector(2 downto 0);
 28
                            Load : in std_logic ;
 29
                            Clock : in std_logic ;
                            Qs: inout std_logic_vector(2 downto 0)
 30
 31
 32
          end devre ;
 33
          architecture dataflow of devre is
 34
                   component dff is
 35
                            port(
 36
                                    D: in std_logic;
 37
                                    clock_d: in std_logic;
 38
                                   Q : out std_logic
39
                           );
40
                  end component;
41
                  signal D2, D1, D0 : std_logic;
42
                  D2 \leftarrow ((Qs(2) \text{ xor } (Qs(1) \text{ and } Qs(0))) \text{ and } not(Load)) \text{ or } (Load \text{ and } Ds(2));
         begin
43
                  D2 <= ((Qs(1) xor Qs(0)) and not(Load)) or (Load and Ds(1));

(act(Load) and not(Qs(0))) or (Load and Ds(1));
44
                  D1 <= ((Qs(1), Xc.)) or (Load and Ds(0));
45
46
                  dff1 : dff port map ( D2, Clock, Qs(2) );
47
                  dff1 : dff port map ( D1, Clock, Qs(1));
48
                 dff2: dff port map ( D0, Clock, Qs(1));
49
50
        end dataflow;
51
```

TÜM ÇÖZÜMLERİNİZİ CEVAP KAĞIDINA YAPINU

1) Analis ve Plonloma silvesi nedon Lisa 4. tu Plantama ve Analiz simem: D Sodere Entity you 10 poon 3 bittle soys grildigine 25 pion Su garanti classon Entity- Architecture 000 000 000 000 000 000 3) 4 blotton oluran device tosonmini vermis. Komponentleri breaden yopimis gibi disin. Entity tanımlaria sockee yoursel mimorate bloklari binestir 26 puon 4) 2 tone 3 billik soys girilecek toplomini 10 don busuk olacok settle tontrolling sople 10 don buyuk ve est ise Buyuk albaston 1 olsun Als holde Kucuk chaston Oblson (a) Simubsyon bomullarini yaz 5pm b) sodere gins alterion blok gie c) so doce entity you d) architecture upz. 5) Ked vermi's ne yaption sorder 10 puon

```
4) c) entity device is
            port (girist: in std-logic-vector (2 down to 0);
                   girls 2: in std-logic-vector (2 down to 0);
                 B: out std-lagre;
               K: out std-logic;
                  E! out std_logic
       end devre ;
     cichitecture behaviral of deve is
          process (girst, girs2)
             if (giris1 + giris2) = "1010" and (giris1+giris2) > "1010"
              E <='1'
                B <= '0'
                K<= 10';
           elsif (girs/+giris2) < "1010" then
              K <= '1';
               E <= 101,
               B <= 10';
                                    10 soyisinin bit borsiligi = 1010
           end if:
       end process
  end behaviral;
                                6)
  0)
       restort
       put grish 111
                                              girisz
       put giris 2
        run all
```

```
2) entity device is
          port (givis: in std-logic-vector (2 down to 0);
                akis: out std-logic-vector (8 down to 0)
    end device;
   orchitecture behavioral of device is
         begin
         process (girs)
         begin
            if girs = "001" then
              cikis <= "000010000";
             elsif giris = "010" then
              'citis <= "1000000001";
                                           000 -0
              eisif giris="OII" then
             citis <= "100010001";
                                          010 -> 2
             elsif giris = "100" then
                                        011 - 3
             citis <= "101000101";
                                       100 - 4
             elsif gins = "101" then
                                       101-5
             citis <= "101010101";
                                         110-6
                                       (111 - 7
             elsif giis="110" then
             cikis <= "111111111";
                                      3 bitlik soylloan
          end if;
                                      Karsiliklari bunlar ya
       end process;
                                mesera tullanici 5 sayisini
  end behavioral;
                                girdi (yani 101)
                                giris 101 ise 000
                                               000
                                              00.
                                cikista bu zor modellenecelc
                               zarda da koyu rent 11;
                               beyoz renk 011 temsil ednyor.
```

```
4 (20p) – Aşağıda VHDL kodu verilen devreyi analiz ederek çiziniz.
            library IEEE;
     2
            use IEEE.STD_LOGIC_1164.ALL;
    3
    4
            entity dff is
    5
                     port(
    6
                              D: in std_logic;
    7
                             clock_d: in std_logic;
    8
                             Q : out std_logic
    9
   10
            end dff:
   11
   12
           architecture Behavioral of dff is
   13
            begin
   14
                    process(clock_d, D)
  15
                    begin
  16
                             if clock_d'event and clock_d = '1' then
  17
                                     Q <= D:
  18
                             end if;
  19
                    end process;
  20
           end Behavioral;
  21
  22
           library IEEE;
  23
           use IEEE.STD_LOGIC_1164.ALL;
  24
  25
           entity devre is
  26
                    port(
 27
                            Ds: in std_logic_vector(2 downto 0);
 28
                            Load : in std_logic ;
 29
                            Clock : in std_logic ;
                            Qs: inout std_logic_vector(2 downto 0)
 30
 31
 32
          end devre ;
 33
          architecture dataflow of devre is
 34
                   component dff is
 35
                            port(
 36
                                    D: in std_logic;
 37
                                    clock_d: in std_logic;
 38
                                   Q : out std_logic
39
                           );
40
                  end component;
41
                  signal D2, D1, D0 : std_logic;
42
                  D2 \leftarrow ((Qs(2) \text{ xor } (Qs(1) \text{ and } Qs(0))) \text{ and } not(Load)) \text{ or } (Load \text{ and } Ds(2));
         begin
43
                  D2 <= ((Qs(1) xor Qs(0)) and not(Load)) or (Load and Ds(1));

(act(Load) and not(Qs(0))) or (Load and Ds(1));
44
                  D1 <= ((Qs(1), Xc.)) or (Load and Ds(0));
45
46
                  dff1 : dff port map ( D2, Clock, Qs(2) );
47
                  dff1 : dff port map ( D1, Clock, Qs(1));
48
                 dff2: dff port map ( D0, Clock, Qs(1));
49
50
        end dataflow;
51
```

TÜM ÇÖZÜMLERİNİZİ CEVAP KAĞIDINA YAPINU

1- architecture kodun ilk entity'lerini kendisi veriyor and , or, xnor ve not olanları aşağına sadece component olarak tanımlıyorsun ve istediği devrenin vhdl kodunu yazıyorsun

\_\_\_\_\_


ilk soruda and, or, not, exor diye 4 tane component ve bir devre vermiş o devreyi bu componentleri kullanarak yazıyorsun. ikinci soruda a ve b girişleri var bunlar iki bitlik girişler ve mintermlerini veriyor karnaugh kullanarak sadeleştirdikten sonra devreyi dataflow kullanarak yazıyorsun. üçüncü soruda 2 tane t flip flopunun kullanıldığı bir devre veriliyor bu devrenin kodunu yazıp ne işe yaradığını yazıyorsun. son soruda kod veriyor ve o koddaki 10 tane hatayı bulup düzeltmeni istiyor.

```
entity 10 is
      port (wern std-logic-vector (1 dounts 0);
             Ein Std-logic;
             y: out std-logic- rector (3 downto 0)
             );
end 103
architecture dayranissal of 1015
      begin process (w, E)
              1F (F='1') and (W= "00") then
                4 2= "1000"3
              elcif (E='1') and (W= "01") then
                 34= "0100";
               elsif (E=111) and (W="10") then
                 9 L= "0010";
               elsis (E=11) and (W="11") than
                 9 60 1100011;
                else
                   46= "0000";
                end IF's
            end process;
  end darranssal;
```


1. bisim.

entity 20 % port ( Wx:10 std-logic-vector (3 abunto 0); Ex: In std-logics Troud stategic-voitor (7 downto of) end 20; architecture ungisal of 20.15 component birrockisim is part (with std-logic-vector (1 downto 0); Ein Std-logics Scoul std-lagre-vector (3 downto o))3 end components begin blot 1: 10 part map (W(0) => Wx(0), W(1) => Wx(1), E => not W2 block 2: 10 good map ( w(o) => wx(2), w(1)=> wx(3), E=> W2 and and Ex ); Ex ); end yopisal;

2. kisim



E	*	0	0	t	2	3
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	ŧ	0	0	0	1	0
1	1	1	0	0	0	1
0	×	×	0	0	0	0



( logistut Toblow)

### 1) Tosarlamania islesen, 2x4 kad carries;

