
BILGISAYAR ORGANIZASYONU VE TASARIM LABORATUVARI FINAL SINAVI (SÜRE: 60 DK)

1) Ayağıda blok diyagramı vertlen devrenin

a) Genel devre giriş ve çıkışlarına göre entity (30p).
 b) Yapıxal mimari kullanarak architecture (40p).

kısımlarını VHDL dili kullanarak kodlayınız. Devrede componentlerin ünceden tanımlı olduğu varsayılacaktır.

(Eksik giriş-çıkış, sinyal ve yanlış bağlantılar değerlendirmeye alınmayacaktır.)



2) Aşağıda VHDL kodu verilen devrenin RTL şemasını tüm bağlantıları gösterecek şekilde çizin (30p). Blok isimleri için aşağıda verilen component adlandırmalarını kullanınız. (Eksik hatalı bağlantılar değerlendirmeye alınmayacaktır.)

```
LIBRARY ieee;
      USE ieee.std_logic_l164.all;
      entity devre is
         port
             x:in std_logic;
            Clock: in std logic;
            z:out std_logic
    end devre;
    architecture behavior of devre is
        component flipflop IS
            PORT
               D: IN STD LOGIC ;
               Q: OUT STD LOGIC ;
               Qtumleyen: out std logic;
               C: IN std logic
           );
      END component;
      signal q1,q2,qlt,q2t,d1,d2:std logic;
 begin
      dl<=q2 or qlt;
     d2<=x and q2t;
     dffl:flipflop port map(dl,ql,qlt,Clock);
     dff2:flipflop port map(d2,q2,q2t,Clock);
     z<=q2t or q1 ;
end behavior;
```