

一、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（ ）。

- A. 55s
- B. 60s
- C. 65s
- D. 70s

解答：

本题为一道小学应用题， $工作量 = 速度 \times 时间$ ，可以类比 $路程 = 速度 \times 时间$ 。

设初始时，CPU运行时间为 t_1 ，速度为 v_1 ，I/O运行时间为 t_2 ，速度为 v_2 。

提速后，CPU运行时间为 t'_1 ，速度为 v'_1 ，I/O运行时间为 t'_2 ，速度为 v'_2 。

根据题意，初始时，CPU运行时间 $t_1 = 90$ ，I/O运行时间 $t_2 = 100 - 90 = 10$ 。CPU工作量不变，有 $v_1 t_1 = v'_1 t'_1$ ，CPU速度提升50%，有 $v'_1 = 1.5 v_1$ 。I/O工作量不变，有 $v_2 t_2 = v'_2 t'_2$ ，I/O速度不变，有 $v'_2 = v_2$ 。求 $t'_1 + t'_2$ 。

$$\begin{aligned} t'_1 + t'_2 &= \frac{v_1 t_1}{v'_1} + \frac{v_2 t_2}{v'_2} \\ &= \frac{v_1 t_1}{1.5 v_1} + \frac{v_2 t_2}{v_2} \\ &= \frac{2}{3} t_1 + t_2 \\ &= \frac{2}{3} \cdot 90 + 10 \\ &= 70 \end{aligned}$$

本题选D。

举一反三

假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高100%，I/O工作量提高100%，则运行基准程序A所耗费的时间是（ ）。

参考答案：65

15.

某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：

```
struct {
    int a;
    char b;
    short c;
} record;
record.a=273;
```

若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为（ ）。

- A. 0x00、0xC00D
- B. 0x00、0xC00E
- C. 0x11、0xC00D
- D. 0x11、0xC00E

解答：

这道题考点很多，是一道非常经典的考题。

考点一：编址单位

分为按字编址和按字节编址，在32位和64位计算机中，基本数据类型大小如下

类型	位数	字节数
char	8	1
short	16	2
int	32	4
float	32	4
double	64	8

若按字节编址，则一个数据类型占的地址单元数等于其字节数。

考点二：边界对齐

以字节为单位的边界对齐，也称字节对齐，数据在存储时需要被放置在内存地址的倍数上，比如数据类型的大小为4个字节，那么它需要被存放在地址是4的倍数的位置上。数据按边界对齐存储是一种优化技术，通过调整数据在内存中的存储位置，可以提高计算机系统的性能和效率。

边界对齐后，结构体大小为其大小最大成员变量大小的整数倍。

根据边界对齐的定义，record变量的首地址为0xC008，从首地址开始，按顺序从低地址到高地址依次放入a、b和c这3个成员变量，模拟过程如下：



考点三：大端方式和小端方式

大端方式(Big Endian)：数据低位保存在高地址中，数据高位保存在低地址中。大端序和人的书写顺序一致。

小端方式(Little Endian)：数据低位保存在低地址中，数据高位保存在高地址中。

以一个16位（2字节）整数0x1234为例，它在大端方式和小端方式下的存储方式如下：

大端方式存储：高字节0x12存储在低地址，低字节0x34存储在高地址。

小端方式存储：低字节0x34存储在低地址，高字节0x12存储在高地址。

在实际应用中，不同的计算机体系结构和操作系统可能采用不同的字节序。例如，x86架构的计算机一般使用小端方式，而网络传输通常使用大端方式。

record.a=273=0x 00 00 01 11，采用小端方式存放数据，可以画出如下布局：

地址	0xC008	0xC009	0xC00A	0xC00B	0xC00C	0xC00D	0xC00E	0xC00F
变量	record.a				record.b	record.c		
内容	0x11	0x01	0x00	0x00				

0xC008中内容为0x11，record.c的地址为0xC00E。

本题选D。

举一反三

某计算机存储器按字节编址，采用大端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：

```
struct {
    char a;
    int b;
    short c;
} record;
record.b=456;
```

若record变量的首地址为0xC000，则地址0xC006中内容及record.c的地址分别为（ ）。

参考答案：

地址	0xC000	0xC001	0xC002	0xC003	0xC004	0xC005	0xC006	0xC007	0xC008	0xC009	0xC00A	0xC00B
变量	record.a			record.b				record.c				
内容					0x00	0x00	0x01	0xC8				

0x01、0xC008

拓展

字节对齐的应用

根据字节对齐的性质，合理类或结构体安排成员变量的顺序能够节约内存。一般情况下将类型相同的成员变量排在一起，能够使得这些成员变量在内存中排布变得紧凑。

16.

下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。

- A. 信息可读可写，并且读、写速度一样快
- B. 存储元由MOS管组成，是一种半导体存储器
- C. 掉电后信息不丢失，是一种非易失性存储器
- D. 采用随机访问方式，可替代计算机外部存储器

解答：

闪存的信息可读可写，但写入操作相对读取操作来说较慢。写入操作需要先擦除整个闪存块的数据，然后再进行写入操作。这个擦除和写入的过程需要一定的时间，所以写入速度较读取速度慢。选项A错误。

闪存是一种基于半导体技术的存储器，其存储单元由MOS（Metal-Oxide-Semiconductor）管组成，也被称为闪存晶体管。选项B正确。

闪存是一种非易失性存储器，意味着即使在失去电源的情况下，存储在闪存中的信息仍然不会丢失。选项C正确。

闪存可以通过随机访问方式进行读取和写入操作，因此可以用作计算机的外部存储器，例如固态硬盘（SSD）和闪存驱动器（USB闪存驱动器）等。选项D正确。

本题选A。

17.

假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换策略。访问的主存地址依次为 0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是（ ）。

- A. 1
- B. 2
- C. 3
- D. 4

解答：

本题考察了Cache映射方式和替换策略。

Cache有4个行，采用2路组相联映射方式，有 $4/2 = 2^1$ 组，组号占1位，因为计算机按字编址且块大小为1个字，所以主存地址低1位为组号，剩余高位为主存字块标记，这里主存地址最大为 $8 = \overset{\text{主存字块标记}}{100} \overset{\text{组号}}{0} B$

主存地址	0	4	8	2	0	6	8	6	4	8
主存地址-二进制组号	0000B 0	0100B 0	1000B 0	0010B 0	0000B 0	0110B 0	1000B 0	0110B 0	0100B 0	1000B 0

所有元素都被映射到组0，因为采用2路组相联映射，每组只有2行，组内采用全相联映射，置换算法为LRU，模拟过程如下：

主存地址	0	4	8	2	0	6	8	6	4	8
组0行0	0	0	8	8	0	0	8	8	4	4
组0行1	—	4	4	2	2	6	6	6	6	8
组1行0	—	—	—	—	—	—	—	—	—	—
组1行1	—	—	—	—	—	—	—	—	—	—
是否命中	否	否	否	否	否	否	否	是	否	否

命中次数为1。
本题选A。

举一反三

假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和FIFO替换策略。访问的主存地址依次为 0,4,0,2,3,4,3,5,0,4时，命中Cache的次数是（ ）。

参考答案：3

18.

某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。

- A. 5位
- B. 6位
- C. 15位
- D. 33位

解答：

操作控制字段采用字段直接编码法，将微命令字段分成若干小字段，互斥类微命令可组合在同一字段。根据微命令字段分段的原则：1. 互斥性微命令分在同一段内，相容性字段分在不同段内。2. 每个字段留出一个状态，表示本字段不发出任何微命令。

操作控制字段至少有 $\sum_{i=1}^m \lceil \log(n_i + 1) \rceil$ 位，其中 m 表示互斥类数量， n_i 表示第 i 个互斥类的微命令数量，本题有5个互斥类，分别包含7、3、12、5和6个微命令，计算结果为 $\lceil \log(7 + 1) \rceil + \lceil \log(3 + 1) \rceil + \lceil \log(12 + 1) \rceil + \lceil \log(5 + 1) \rceil + \lceil \log(6 + 1) \rceil = 15$ 。

本题选C。

举一反三

某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，微指令分操作控制字段和下地址字段，下地址字段占6位，共有30个微命令，构成4个互斥类，分别包含7、8、12和3个微命令，则该微指令至少有（ ）。

参考答案：19位

21.

下列选项中，在I/O总线的数据线上传输的信息包括（ ）。

- I. I/O接口中的命令字
- II. I/O接口中的状态字
- III. 中断类型号

- A. 仅 I、II
- B. 仅 I、III
- C. 仅 II、III
- D. I、II、III

解答：

I/O接口与CPU之间的I/O总线有数据线、控制线和地址线。控制线和地址线是单向传输的，从CPU传送给I/O接口，数据线用于在计算机系统的CPU和I/O接口之间传输数据和命令。以下是给出的选项的解释：

I 正确。命令字是一组位模式，用于控制I/O接口和外部设备的操作。它包含指示特定操作（例如读、写、复位）以及相关参数的信息。这些命令字将通过数据线从CPU传输到I/O接口。

II 正确。状态字是一组位模式，用于指示I/O接口的当前状态和条件。它可以包括设备空闲、数据传输完成、错误状态等信息。这些状态字也通过数据线从I/O接口传输回CPU。

III 正确。中断类型号是一个用于标识特定中断类型的数值。当外部设备需要处理器的处理或发生了特定的事件时，会触发相应的中断。每个中断类型号都对应一个唯一的中断类型号。中断控制器或操作系统会将该中断类型号发送给CPU，以便CPU能够识别并执行相应的中断处理程序。中断类型号也通过数据线传送给CPU。

综上，I、II、III正确。

本题选D。

22.

响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括（ ）。

- I. 关中断
- II. 保存通用寄存器的内容
- III. 形成中断服务程序入口地址并送PC

- A. 仅 I、II
- B. 仅 I、III
- C. 仅 II、III
- D. I、II、III

解答：

在响应外部中断的过程中，中断隐指令完成的操作包括：①关中断，②保护断点，③引出中断服务程序（形成中断服务程序入口地址并送PC），所以只有 I、III 正确。II 中的保存通用寄存器的内容是进入中断服务程序后首先进行的操作。

本题选B。

二、综合应用题

第41~47小题，共70分。

43.

（10分）

假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。

该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？

解答：

第一问，因为CPU主频为80MHz，CPI为4，所以平均每秒CPU执行的指令数为 $80M/4=20M$ ，即MIPS数是20。

第二问，因为平均每条指令访存1.5次，平均每秒CPU执行的指令数为20M，Cache的命中率为99%，所以平均每秒Cache缺失次数为 $20M \times 1.5 \times (1-99\%)=0.3M$ 。

第三问，在Cache缺失的情况下，Cache需要和主存进行块交换，因为主存与Cache之间交换的块大小为16B，平均每秒交换0.3M次，所以为满足CPU的访存要求，主存带宽至少达到 $16B \times 0.3M/s=4.8MB/s$ 。