

13. 单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

假定计算机M1和M2具有相同的指令集体系结构（ISA），主频分别为1.5GHz和1.2GHz。在M1和M2上运行某基准程序P，平均CPI分别为2和1，则程序P在M1和M2上运行时间的比值是（ ）。

- A. 0.4
- B. 0.625
- C. 1.6
- D. 2.5

解答：

本题为小学应用题，执行时间 = 指令条数 × CPI × 时钟周期。

由题意，计算机M1主频 $f_1 = 1.5\text{GHz}$ ，时钟周期 $T_1 = 1/f_1$ ，平均CPI $\text{CPI}_1 = 2$ 。计算机M2主频 $f_2 = 1.2\text{GHz}$ ，时钟周期 $T_2 = 1/f_2$ ，平均CPI $\text{CPI}_2 = 1$ 。

设程序P的指令数为 n ，则程序P在M1和M2上运行时间的比值是

$$\frac{n \cdot \text{CPI}_1 \cdot T_1}{n \cdot \text{CPI}_2 \cdot T_2} = \frac{\text{CPI}_1 \cdot f_2}{\text{CPI}_2 \cdot f_1} = \frac{2 \cdot 1.2\text{GHz}}{1 \cdot 1.5\text{GHz}} = 1.6。$$

本题选C。

14.

某C语言程序段如下：

```
for (i=0; i<=9; i++) {
    temp=1;
    for (j=0; j<=i; j++) temp*=a[j];
    sum+=temp;
}
```

下列关于数组a的访问局部性的描述中，正确的是（ ）。

- A. 时间局部性和空间局部性皆有
- B. 无时间局部性，有空间局部性
- C. 有时间局部性，无空间局部性
- D. 时间局部性和空间局部性皆无

解答：

时间局部性指的是程序在某个时间点访问的数据或指令很可能在未来的某个时间点再次被访问。换句话说，如果程序在某个时刻访问了一条指令或数据，那么在接下来的一段时间内，程序可能会再次访问相同的指令或数据。这种局部性特性可以通过缓存来提高程序的执行效率。缓存将最近被访问过的数据或指令保存在高速存储器中，以便更快地满足程序的访问需求。

空间局部性指的是程序在某个时间点访问的数据或指令的附近地址上的数据或指令也很可能在接下来的一段时间内被访问。换句话说，如果程序在某个时刻访问了特定的数据或指令，那么在其附近的地址上的数据或指令也很可能在接下来的访问中被访问到。这种局部性特性可以通过预取和数据块传输来提高程序的访问效率。预取将相邻的数据或指令提前加载到高速缓存中，而数据块传输则是将一块数据同时传输到高速缓存以满足未来的访问。

for循环具有时间局部性，每次迭代调用的指令序列相同，所以第一次迭代的指令在第二次迭代中将再次被访问。每次迭代调用的部分数据相同，分析代码可知，外层for循环每次迭代都会访问a[0]且会访问上一次迭代访问过的元素。

数组占用一段连续的内存区域，所以相邻的数组元素大概率在一个块中，根据内层for循环的代码，可知程序依次访问a[0], a[1], ..., a[i]，符合空间局部性的性质。

综上，该C语言程序段时间局部性和空间局部性皆有。

本题选A。

15.

下列寻址方式中，最适合按下标顺序访问一维数组元素的是（ ）。

- A. 相对寻址
- B. 寄存器寻址
- C. 直接寻址
- D. 变址寻址

解答：

相对寻址以PC为基地址，以指令中的地址为偏移量确定有效地址。A错误。

寄存器寻址则是在指令中指出需要使用的寄存器。B错误。

直接寻址是在指令的地址字段直接指出操作数的有效地址。C错误。

在变址操作时，将计算机指令中的地址与变址寄存器中的地址相加，得到有效地址。在访问数组元素时，指令提供数组首地址，由变址寄存器来定位数据中的各元素。所以它最适合按下标顺序访问一维数组元素。D正确。

本题选D。

16.

某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（ ）。

- A. 24位
- B. 26位
- C. 28位
- D. 32位

解答：

三地址指令有29条，所以它的操作码至少为 $\lceil \log 29 \rceil = 5$ 位。以5位进行计算，它剩余32-29=3种操作码给二地址。而二地址另外多了6位给操作码，因此它的数量最大达3×64=192，大于二地址指令数量107，满足题目要求。

以三地址指令为例，操作码占5位，每个地址码占6位，总计5+3×6=23位。因为计算机按字节编址，需要是8的倍数，所以指令字长至少应该是 $\lceil 23/8 \rceil \times 8 = 24$ 位。

最终指令格式如下图所示。



本题选A。

18.

下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（ ）。

- A. MM在CPU外，CS在CPU内
- B. MM按地址访问，CS按内容访问
- C. MM存储指令和数据，CS存储微指令
- D. MM用RAM和ROM实现，CS用ROM实现

解答：

主存储器就是我们通常说的主存，在CPU外，存储指令和数据，由RAM和ROM实现。控制存储器用来存放实现指令系统的所有微指令，是一种只读型存储器，机器运行时只读不写，在CPU的控制器内。CS按照微指令的地址访问。B错误。

本题选B。

21.

I/O指令实现的数据传送通常发生在（ ）。

- A. I/O设备和I/O端口之间
- B. 通用寄存器和I/O设备之间
- C. I/O端口和I/O端口之间
- D. 通用寄存器和I/O端口之间

解答：

I/O接口是CPU与设备之间的交接面，I/O端口是I/O接口电路中可以被CPU直接访问的寄存器。由于主机和I/O设备的工作方式和工作速度有很大差异，I/O端口就应运而生。在执行一条指令时，CPU使用地址总线选择所请求的I/O端口，使用数据总线在CPU寄存器和端口之间传输数据。D正确。

本题选D。

22.

下列关于多重中断系统的叙述中，错误的是（ ）。

- A. 在一条指令执行结束时响应中断
- B. 中断处理期间CPU处于关中断状态
- C. 中断请求的产生与当前指令的执行无关
- D. CPU通过采样中断请求信号检测中断请求

解答：

多重中断系统在保护被中断进程现场时关中断，执行中断处理程序时开中断，B错误。

CPU一般在一条指令执行结束的阶段采样中断请求信号，查看是否存在中断请求，然后决定是否响应中断，A、D正确。

中断请求一般来自CPU以外的事件，异常一般发生在CPU内部，C正确。

本题选B。