

、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

下列关于冯·诺依曼结构计算机基本思想的叙述中，错误的是（ ）。

- A. 程序的功能都通过中央处理器执行指令实现
- B. 指令和数据都用二进制数表示，形式上无差别
- C. 指令按地址访问，数据都在指令中直接给出
- D. 程序执行前，指令和数据需预先存放在存储器中

解答：

冯·诺依曼结构计算机的功能部件包括输入设备、输出设备、存储器、运算器和控制器，程序的功能都通过中央处理器（运算器和控制器）执行指令，A正确。

指令和数据以同等地位存于存储器内，形式上无差别，只在程序执行时具有不同的含义，B正确。

指令在地址访问，数据由指令的地址码指出，除立即寻址，数据均存放在存储器内，C错误。

在程序执行前，指令和数据需预先存放在存储器中，中央处理器可以从存储器存取代码，D正确。

本题选C。

13.

考虑以下C语言代码：**题目超纲，感兴趣可以看一看**

```
unsigned short usi = 65535;
short si = usi;
```

执行上述程序段后，si的值是（ ）。

- A. -1
- B. -32767
- C. -32768
- D. -65535

解答：

方法一：二进制计算

unsigned short为16位无符号短整型，表示范围为0~65535，usi = 65535 = 1111 1111 1111 1111B。short为16位有符号短整型，表示范围为-32768~32767，用补码表示，[si]补=1111 1111 1111 1111B，[si]原=1000 0000 0000 0001B=-1。

本题选A。

方法二：十进制计算

unsigned short为16位无符号短整型，表示范围为0~65535，short为16位有符号短整型，表示范围为-32768~32767，两者表示范围大小均为65536，65535强转为short后溢出，负向偏移65536得65535-65536=-1。

本题选A。

15.

某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FF00H，该操作数采用基址寻址方式，形式地址（用补码表示）为FF12H，基址寄存器的内容为F000 0000H，则该操作数的LSB（最低有效字节）所在的地址是（ ）。

- A. F000 FF12H
- B. F000 FF15H
- C. EFFF FF12H
- D. EFFF FF15H

解答：

操作数采用基址寻址方式，EA=(BR)+A，基址寄存器BR的内容(BR)为F0000000H，形式地址A用补码表示为FF12H=1111 1111 0001 0010B，符号位为1，补齐至32位为FFFFFF12H，有效地址EA=(BR)+A=F000 0000H+FFFF FF12H=EFFF FF12H。因为计算机按字节编址，机器数1234 FF00H占4字节，所以1234 FF00H占4个地址单元；因为计算机采用大端方式编址，所以低位字节存放在字的高地址处。可以画出1234 FF00H的内存布局如下：

地址	EFFF FF12H	EFFF FF13H	EFFF FF14H	EFFF FF15H
内容（十六进制表示）	12	34	FF	00
内容（二进制表示）	略	略	略	00000000

红色表示该操作数的LSB（最低有效字节），所在的地址是EFFF FF15H。

本题选D。

17.

某指令功能为R[r2]←R[r1]+M[R[r0]]，其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件，该指令在取数及执行过程中需要用到的是（ ）。

- I. 通用寄存器组（GPRs）
 - II. 算术逻辑单元（ALU）
 - III. 存储器（Memory）
 - IV. 指令译码器（ID）
- A. 仅 I、II
 - B. 仅 I、II、III
 - C. 仅 II、III、IV
 - D. 仅 I、III、IV

解答：

由于源操作数R[r1]采用寄存器寻址方式，源操作数M[R[r0]]采用寄存器间接寻址方式，因此在取数阶段需要用到通用寄存器组（包括寄存器r0和r1）和存储器。即需要I和III。

在执行阶段，两个源操作数相加需要用到算术逻辑单元，即需要II。

而指令译码器用于操作码字段进行译码，向控制器提供特定的操作信号，在取指阶段需要，在取数及执行阶段用不到。

综上，该指令在取数及执行过程中需要用到的是 I、II和III。

本题选B。

21. 题目超纲，感兴趣可以看一看

某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50KBps。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（ ）。

- A. 1.25%
- B. 2.5%
- C. 5%
- D. 12.5%

解答：

方法一：通过时间计算

CPU主频为1GHz，所以CPU时钟周期为1ns，设备接口中的数据缓冲寄存器为32位，即一次中断可以传输4B数据，设备数据传输率为50KBps，每秒需要50KB/4B=12.5K次中断，每次中断开销为1000个时钟周期，即每次中断开销为1000×1ns=1μs，每秒中断需要的时间为12.5K×1μs=12.5ms，因此CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是12.5ms/1s=1.25%。

方法二：通过频率计算

设备接口中的数据缓冲寄存器为32位，即一次中断可以传输4B数据，设备数据传输率为50KBps，每秒需要50KB/4B=12.5K次中断，每次中断开销为1000个时钟周期，每秒中断需要的时钟周期数为12.5K×1000=12.5M，CPU主频为1GHz，即每秒的时钟周期数为1G，因此CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是12.5M/1G=1.25%。

本题选A。

22.

下列关于DMA方式的叙述中，正确的是（ ）。

- I. DMA传送前由设备驱动程序设置传送参数
 - II. 数据传送前由DMA控制器请求总线使用权
 - III. 数据传送由DMA控制器直接控制总线完成
 - IV. DMA传送结束后的处理由中断服务程序完成
- A. 仅 I、II
 - B. 仅 I、III、IV
 - C. 仅 II、III、IV
 - D. I、II、III、IV

解答：

I正确。DMA传送前由设备驱动程序设置传送参数：在进行DMA传送之前，设备驱动程序负责设置传送参数，例如源地址、目标地址和传输长度等。这些参数将指导DMA控制器进行数据传送。

II正确。数据传送前由DMA控制器请求总线使用权：在进行DMA传送之前，DMA控制器会向总线控制器（如总线控制器或内存控制器）请求总线的使用权。一旦获得总线使用权，DMA控制器将能够直接控制总线进行数据传输，而无需主处理器的干预。

III正确。数据传送由DMA控制器直接控制总线完成：DMA控制器在获得总线使用权后，可以直接控制总线进行数据传输。它负责管理传输的数据、地址和传输方向，并在传输结束后释放总线的控制权。

IV正确。DMA传送结束后的处理由中断服务程序完成：一旦DMA传送完成，通常会触发一个DMA传输完成的中断。DMA控制器向CPU发送中断请求，CPU执行中断服务程序做DMA结束处理。

综上，I、II、III、IV都正确。

本题选D。

46. 此题只需做第2、3、4问即可

（7分）

对于题45，若计算机M的主存地址为32位，采用分页存储管理方式，页大小为4KB，则第1行的push指令和第30行的ret指令是否在同一页中（说明理由）？若指令Cache有64行，采用4路组相联映射方式，主存块大小为64B，则32位主存地址中，哪几位表示块内地址？哪几位表示Cache组号？哪几位表示标记（tag）信息？读取第16行的call指令时，只可能在指令Cache的哪一组中命中（说明理由）？

解答：

第一问。第1行指令和第30行指令的代码在同一页。

因为计算机M的主存地址为32位，采用分页存储管理方式，虚拟地址格式为 虚页号|页内地址，页大小为4KB=2¹²B，根据题45，计算机M按字节编址，所以页内地址占低12位，虚页号占高32-12=20位。第1行指令地址为 00401 000 H，第30行指令地址为 00401 04A H，两者虚

虚页号

页内地址

虚页号

页内地址

页号均为00401H，因此两条指令在同一页中。

第二、三、四问。组相联映射格式为

主存字块标记	组号	块内地址
--------	----	------

。若指令Cache有64行，采用4路组相联映射方式，Cache组数为64/4=16=2⁴，组号占中间4位，主存块大小为64B=2⁶B，根据题45，计算机M按字节编址，所以块内地址占低6位，在32位主存地址中，物理地址占32位，主存字块标记占高32-4-6=22位。所以物理地址0~5位为块内地址，6~9位为组号，10~31位为标记（tag）信息。

第五问。读取第16行call指令时，只可能在指令Cache第0组中命中。因为第16行指令地址为 00401 025 H，页大小为4KB，虚拟地址和物理地址的最低12位完全相同，块内地址占6位，组号占4位，两者组合在一起占低10位，所以页内地址包含组号和块内地址。页内地址025H=000000100101B，所以对对应Cache组号为0000B=0。

组号

块内地址