一、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

下列给出的部件中，其位数（宽度）一定与机器字长相同的是（ ）。

Ⅰ. ALU

Ⅱ. 指令寄存器

Ⅲ. 通用寄存器

Ⅳ. 浮点寄存器

A. 仅Ⅰ、Ⅱ

B. 仅Ⅰ、Ⅲ

C. 仅Ⅱ、Ⅲ

D. 仅Ⅱ、Ⅲ、Ⅳ

解答：

机器字长是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。因为计算机中数的表示有定点数和浮点数之分，定点数又有定点整数和定点小数之分，这里所说的整数运算即定点整数运算。机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。

机器字长反映了计算机的运算精度，即字长越长，数的表示范围也越大，精度也越高。机器的字长也会影响机器的运算速度。倘若CPU字长较短，又要运算位数较多的数据，那么需要经过两次或多次的运算才能完成，这样势必影响整机的运行速度。

机器字长与主存储器字长通常是相同的，但也可以不同。不同的情况下，一般是主存储器字长小于机器字长，例如机器字长是32位，主存储器字长可以是32位，也可以是16位，当然，两者都会影响CPU的工作效率。

Ⅰ. ALU（算术逻辑单元）：ALU是执行算术和逻辑操作的核心部件。它通常是根据机器字长设计的，能够处理与机器字长相同位数的数据。因此，ALU的位数一定与机器字长相同。正确。

Ⅱ. 指令寄存器：指令寄存器用于存储当前执行的指令。其位数（宽度）可能比机器字长更小，因为指令可能只需要较少的位数来表示。错误。

Ⅲ. 通用寄存器：通用寄存器是用于存储临时数据和计算结果的寄存器。这些寄存器通常与机器字长相匹配，以便能够存储和处理与机器字长相同位数的数据。正确。

Ⅳ. 浮点寄存器：浮点寄存器用于存储浮点数数据。其位数可以与机器字长相同，也可以不同，取决于计算机体系结构的设计。错误。

综上，Ⅰ和Ⅲ的位数一定与机器字长相同。

本题选B。

13.

已知带符号整数用补码表示，float型数据用IEEE754标准表示，假定变量x的类型只可能是int或float，当x的机器数为C8000000H时，x的值可能是（ ）。

A. -7×2^{27}

B. -2^{16}

C. 2^{17}

D. 25×2^{27}

解答：

若x为float，float型数据用IEEE754标准表示，则

C8000000H = $\underbrace{1}_{S}\underbrace{10010000}_{E}\underbrace{00000000000000000000000}_{M}\text{B}$ ，其中

$E = 10010000\text{B} = 2^7 + 2^4 = 144$ 。

$x = (-1)^S \times 1.M \times 2^{E-127} = (-1)^1 \times 1.0 \times 2^{144-127} = -2^{17}$ 。

A、B、C、D中没有符合该结果的选项。

若x为int，int为32位带符号整数，用补码表示，则

[x]补=C8000000H=1100 1000 0000 0000 0000 0000 0000 0000B，

[x]原=1011 1000 0000 0000 0000 0000 0000 0000B= -7×2^{27} 。

A符合该结果。

本题选A。

举一反三

已知带符号整数用补码表示，float型数据用IEEE754标准表示，假定变量x的类型只可能是int或float，当x的机器数为C7800000H时，x的值可能是（ ）。

A. -7×2^{27}

B. -2^{16}

C. 2^{17}

D. 25×2^{27}

参考答案：B

14.

在按字节编址采用小端方式的32位计算机中，按边界对齐方式为以下C语言结构型变量a分配存储空间。

```
struct record{
    short x1;
    int x2;
}a;
```

若a的首地址为2020FE00H，a的成员变量x2的机器数为12340000H，则其中34H所在的存储单元的地址是（ ）。

A. 2020FE03H

B. 2020FE04H

C. 2020FE05H

D. 2020FE06H

解答：

考点一：编址单位

若按字节编址，则一个数据类型占的地址单元数等于其字节数。

考点二：边界对齐

以字节为单位的边界对齐，也称字节对齐，数据在存储时需要被放置在内存地址的倍数上，比如数据类型的大小为4个字节，那么它需要被存放在地址是4的倍数的位置上。数据按边界对齐存储是一种优化技术，通过调整数据在内存中的存储位置，可以提高计算机系统的性能和效率。

边界对齐后，结构体大小为其大小最大成员变量大小的整数倍。

根据边界对齐的定义，变量a的首地址为2020FE00H，从首地址开始，按顺序从低地址到高地址依次放入x1和x2这个成员变量，模拟过程如下：



考点三：大端方式和小端方式

大端方式(Big Endian)：数据低位保存在高地址中，数据高位保存在低地址中。大端序和人的书写顺序一致。

小端方式(Little Endian)：数据低位保存在低地址中，数据高位保存在高地址中。

在32位计算机中，按字节编址，根据小端方式和按边界对齐的定义，给出变量a的内存布局如下：



地址	2020FE00H	2020FE01H	2020FE02H	2020FE03H	2020FE04H	2020FE05H	2020FE06H	2020FE07H
变量	a.x1				a.x2			
内容					00H	00H	34H	12H

所以34H所在存储单元的地址为2020FE06H。

本题选D。

16.

某计算机采用16位定长指令字格式，操作码位数和寻址方式位数固定，指令系统有48条指令，支持直接、间接、立即、相对4种寻址方式。单地址指令中，直接寻址方式的可寻址范围是（ ）。

A. 0~255

B. 0~1023

C. -128~127

D. -512~511

解答：

48条指令需要 $\lceil \log 48 \rceil = 6$ 位操作码字段，4种寻址方式需要 $\lceil \log 4 \rceil = 2$ 位寻址特征位，该计算机采用16位定长指令字格式，剩余16-6-2=8位作为地址码，地址为无符号整数，所以直接寻址范围为 $0 \sim 2^8 - 1$ ，即0~255。

本题选A。

二、综合应用题

第41~47小题，共70分。

44.

（10分）

假定主存地址为32位，按字节编址，指令Cache和数据Cache与主存之间均采用8路组相联映射方式，直写（WriteThrough）写策略和LRU替换算法，主存块大小为64B，数据区容量各为32KB。开始时Cache均为空。请回答下列问题。

(1) Cache每一行中标记（Tag）、LRU位各占几位？是否有修改位？

(2) 有如下C语言程序段：

```
for(k = 0; k < 1024; k++)
    s[k] = 2 * s[k];
```

若数组s及其变量k均为int型，int型数据占4B，变量k分配在寄存器中，数组s在主存中的起始地址为008000C0H，则该程序段执行过程中，访问数组s的数据Cache缺失次数为多少？

(3) 若CPU最先开始的访问操作是读取主存单元00010003H中的指令，简要说明从Cache中访问该指令的过程，包括Cache缺失处理过程。

解答：

(1) Cache采用8路组相联映射方式，组相联映射格式为 $\boxed{\text{主存字块标记} \mid \text{组号} \mid \text{块内地址}}$ 。主存块大小为64B= 2^6B，按字节编址，主存地址低6位为块内地址，数据区容量各为32KB，行数为32KB/64B= 2^9 ，采用8路组相联，组数为 $2^9/8 = 2^6$ ，主存地址中间6位为Cache组号，主存地址为32位，主存地址中高32-6-6=20位为标记，8路组相联LRU位占 $\log 8 = 3$ 位，采用直写方式，故没有修改位。

(2) 因为数组s的起始地址008000C0H= $\underbrace{00000000100000000000}_{\text{主存字块标记}}\underbrace{000011}_{\text{组号}}\underbrace{000000}_{\text{块内地址}}\text{B}$ ，块内地址为000000B=0，所以s位于一个主存块开始处，需要访问1024个数组元素，每个数组元素类型为int，占4B，主存块大小为64B，1024个数组元素占1024×4B/64B=64个主存块。执行程序段过程中，观察s[k]=2*s[k]，每个数组元素都需要读、写各1次，主存块大小为64B，每访问一个主存块（包含64B/4B=16个数组元素）产生一次Cache缺失，每个主存块会访问16×(1+1)=32次。总共需要访问64个主存块，产生64×1=64次Cache缺失。所以该程序段执行过程中，访问数组s的数据Cache缺失次数为64。

(3) 00010003H= $\underbrace{00000000000000010000}_{\text{主存字块标记}}\underbrace{000000}_{\text{组号}}\underbrace{000011}_{\text{块内地址}}\text{B}$ ，根据主存地址划分可知，组号为000000B=0，故该地址所在主存块被映射到指令Cache组0。因为Cache初始为空，所有Cache行的有效位均为0，所以Cache访问缺失。此时，直接按地址访问主存，将获取到的数据直接送入CPU，同时更新Cache，将目标数据所在主存块取出后存入指令Cache组0的某一行，并将主存地址高20位填入该行标记字段，设置有效位，修改LRU位。

根据袁春风《计算机组成与系统结构（第2版）》7.6.2 Cache 的基本工作原理，带 Cache 的 CPU 访存操作过程如下：

答案仅供参考，不同教材说法不一。