

一、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

11.

冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ）。

- A. 指令操作码的译码结果
- B. 指令和数据的寻址方式
- C. 指令周期的不同阶段
- D. 指令和数据所在的存储单元

解答：

选项C是冯诺依曼结构的特征，选项D是哈佛结构的特征。

本题选C。

12.

一个C语言程序在一台32位机器上运行，程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x = 127，y = -9时，执行赋值语句z = x+y后，x、y和z的值分别是（ ）。

- A. x = 0000007FH，y = FFF9H，z = 00000076H
- B. x = 0000007FH，y = FFF9H，z = FFFF0076H
- C. x = 0000007FH，y = FFF7H，z = FFFF0076H
- D. x = 0000007FH，y = FFF7H，z = 00000076H

解答：

C语言程序整型用补码表示

方法一：直接计算

int为32位有符号整型，取值范围为 $-2^{31} \sim 2^{31} - 1$ 。short为16位有符号短整型，最高位为符号位，表示范围为 $-2^{15} \sim 2^{15} - 1$ ，即 $-32768 \sim 32767$ 。x和z为int型，y为short型，执行赋值语句z = x+y，先将y转为int，y的值不变。

先计算x，x为int型且x = 127， $127 = 128 - 1 = 2^7 - 1 = 111\ 1111\text{B} = 7\text{FH}$ ，x为正数，符号扩展补齐至32位，高位补0，[x]补 = 0000007FH。

再计算y，y为short型且y = -9，-9原码为1000 0000 0000 1001B，符号位不变其余位取反再加一，得[y]补 = 1111 1111 1111 0111B = FFF7H。

最后计算z，z = x+y = 127-9=118，显然 $-32768 \leq 118 \leq 32767$ ，118 = 111 0110B = 76H，z为正数，符号扩展补齐至32位，高位补0，[z]补 = 00000076H。也可以用补码计算，y转int，y为负数，符号扩展补齐至32位，高位补1，[y]补 = FFFFFFF7H，[z]补 = [x+y]补 = [x]补 + [y]补 = 0000007FH + FFFFFFF7H = 00000076H。

本题选D。

方法二：观察选项

四个选项x相同，观察z，z = x+y = 127 - 9 = 118为正数，最高位符号位为0，排除B和C，最后只需要将y转补码就行。

本题选 D。

举一反三

一个C语言程序在一台32位机器上运行，程序中定义了三个变量x、y和z，其中x和y为int型，z为short型。当x = -32768，y = -9时，执行赋值语句z = x+y后，x、y和z的值分别是（ ）。

参考答案：x = FFFF8000H，y = FFFFFFF7H，z = 7FF7H

13.

浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数 $X = 2^7 \times 29/32$ ， $Y = 2^5 \times 5/8$ ，则用浮点加法计算 $X + Y$ 的最终结果是（ ）。

- A. 00111 1100010
- B. 00111 0100010
- C. 01000 0010001
- D. 发生溢出

解答：

该题为自定义浮点数据格式，格式为 $e_5e_4e_3e_2e_1m_7m_6m_5m_4m_3m_2m_1$ ， e_i 为阶码位， m_i 为尾数位，红色表示阶码符号位，蓝色表示尾数符号位。阶码的数值位只有3位，尾数的数值位只有5位。

$X = 2^7 \times 29/32 = 2^{11\text{B}} \times 11101\text{B}/2^5$ 或用尾数用小数点表示

$Y = 2^7 \times 29/32 = 2^{11\text{B}} \times 0.11101\text{B}$ ，浮点数据格式为 001110011101。

$Y = 2^5 \times 5/8 = 2^{10\text{B}} \times 101\text{B}/2^3 = 2^{10\text{B}} \times 10100\text{B}/2^5$ ，或用尾数用小数点表示

$Y = 2^5 \times 5/8 = 2^{10\text{B}} \times 0.101\text{B} = 2^{10\text{B}} \times 0.10100\text{B}$ ，浮点数据格式为 001010010100。

。

第一步：对阶。小阶向大阶对齐，Y阶数增加2，尾数右移2位，
 $Y = 2^{10\text{B}} \times 10100\text{B}/2^5 = 2^{11\text{B}} \times 00101\text{B}/2^7$ ，或用尾数用小数点表示，小数点左移2位，
 $Y = 2^{10\text{B}} \times 0.10100\text{B} = 2^{11\text{B}} \times 0.00101\text{B}$ ，浮点数据格式为 001110000101。

第二步：尾数相加。得 001110100010。

第三步：规格化。尾数右移一位，指数加一，得 010000010001。

第四步：判溢出。阶码符号位为 01，发生溢出。

其实到第二步已经可以判断溢出了，因为此时尾数溢出而阶码已经达到最大。

本题选D。

举一反三

浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数 $X = 2^7 \times 29/32$ ， $Y = -2^5 \times 5/8$ ，则用浮点加法计算 $X + Y$ 的最终结果是（ ）。

参考答案：001110011000。

14.

某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ ）。

- A. 0
- B. 2
- C. 4
- D. 6

解答：

不同教材，主存地址字段名称不同

组相联映射方式中物理地址各字段的划分为：

主存字块标记	组号	块内地址
--------	----	------

。

Cache共有16块，采用2路组相联映射，分为16/2=8= 2³ 组，组号3位，每个主存块大小为32= 2⁵ 字节，按字节编址，块内地址占5位，对于129号单元， $129 = \underbrace{100\ 00001}_{\text{组号}\quad\text{块内地址}}$ ，组号为 100B = 4。

Cache映射方式相关题目建议统一采用位运算（二进制串划分）的方法求解。

本题选C。

举一反三

某计算机的Cache共有32块，采用4路组相联映射方式（即每组4块）。每个主存块大小为32字节，字长为2字节，按字编址。主存129号单元所在主存块应装入到的Cache组号是（ ）。

参考答案：0

15.

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ ）。

- A. 1、15
- B. 2、15
- C. 1、30
- D. 2、30

解答：

ROM区4KB，需要数量为 $\frac{4\text{KB}}{2\text{K} \times 8} = \frac{4\text{K} \times 8}{2\text{K} \times 8} = 2$ 。其中 $\frac{4\text{K}}{2\text{K}} = 2$ 且 $\frac{8}{8} = 1$ ，需要采用字扩展方式。

RAM区64KB-4KB=60KB，需要数量为 $\frac{60\text{KB}}{4\text{K} \times 4} = \frac{60\text{K} \times 8}{4\text{K} \times 4} = 30$ 。其中 $\frac{60\text{K}}{4\text{K}} = 15$ 且 $\frac{8}{4} = 2$ ，需要采用字位同时扩展方式。

本题选D。

16.

某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是（ ）。

- A. 2006H
- B. 2007H
- C. 2008H
- D. 2009H

解答：

主存按字节编址，指令长两字节，相对转移指令在2000H单元，取出这条指令后PC自动加一，即自动指向下一条指令所在地址，地址偏移一个指令字长的字长数，即加2，变为2002H，再偏移相对位移量字段的內容06H，变为2008H。即转移后目标地址为2000H+2H+06H=2008H。

本题选C。

19.

相对于微程序控制器，硬布线控制器的特点是（ ）。

- A. 指令执行速度慢，指令功能的修改和扩展容易
- B. 指令执行速度慢，指令功能的修改和扩展难
- C. 指令执行速度快，指令功能的修改和扩展容易
- D. 指令执行速度快，指令功能的修改和扩展难

解答：

微程序控制器与硬布线控制器的对比：

	微程序控制器	硬布线控制器
工作原理	微程序	组合逻辑电路
执行速度	慢	快
扩展性	易扩展	难扩展

本题选D。

21.

假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。

- A. 5%
- B. 9.5%
- C. 50%
- D. 95%

解答：

命中率 = $\frac{\text{命中次数}}{\text{总访问次数}}$ ，命中次数 + 缺失次数 = 总访问次数。

本题中，访存1000次，Cache缺失50次，命中率为(1000-50)/1000=95%。

本题选D。

22.

下列选项中，能引起外部中断的事件是（ ）。

- A. 键盘输入
- B. 除数为0
- C. 浮点运算下溢
- D. 访存缺页

外部中断：指CPU执行指令以外的事件产生的中断。一般是指由计算机外设发出的中断请求，如：键盘中断、打印机中断、定时器中断等。外部中断是可以屏蔽的中断，也就是说，利用中断控制器可以屏蔽这些外部设备的中断请求。

内部中断：指CPU执行指令以内的事件产生的中断。包括因硬件出错（如突然掉电、奇偶校验错等）或运算出错（除数为零、运算溢出、单步中断等）所引起的中断。

A正确。当用户从键盘输入数据时，计算机系统可以通过中断请求（IRQ）机制接收到键盘控制器发送的中断信号，从而响应并处理键盘输入。因此，键盘输入可以引起外部中断。

B错误。除数为0属于内部中断，为运行时错误，但通常不会引发外部中断，而是由处理器内部的异常机制（如浮点异常或算术异常）处理并触发异常中断。

C错误。浮点运算下溢也属于内部中断，为运行时错误，可以由处理器内部的浮点异常机制处理。

D错误。访存缺页属于内部中断，为一个运行时错误，但它通常由操作系统的内存管理单元（MMU）或页面错误中断（Page Fault Interrupt）来处理。

综上，A为外部中断，B、C、D为内部中断。

本题选A。

二、综合应用题

41~47小题，共70分。

44.

（13分）

某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示（见下页），图中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1），R0”的功能为（R0）+（R1）→（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

下表给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。

时钟	功能	有效控制信号
C1	MAR ← (PC)	PCout, MARin
C2	MDR ← M(MAR), PC ← (PC) + 1	MemR, MDRinE
C3	IR ← (MDR)	MDRout, IRin
C4	指令译码	无

题目已经给出了取指周期的数据流，要求给出执行周期的数据流，该执行周期执行的是加法指令“ADD（R1），R0”，将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

将R1的内容所指主存单元的数据读出到MDR的节拍安排如下：

C5:（R1）→MAR

C6: M(MAR)→MDR

ALU一端是寄存器A，MDR和R0中的内容必须有一个先写入A中，因为加法具有交换性，MDR中的内容先写入A中还是R0中的内容先写入A中不会影响结果的正确性，这里分情况讨论。

情况一：若将MDR的内容写入A中，则

C7: (MDR)→A

然后执行加法操作，并将结果送入寄存器AC。

C8: (A) + (R0) $\xrightarrow{ALU}$ AC

情况二：若将R0的内容写入A中，则

C7: (R0)→A

然后执行加法操作，并将结果送入寄存器AC。

C8: (A) + (MDR) $\xrightarrow{ALU}$ AC

之后将加法结果写回到R1的内容所指主存单元：

C9: (AC)→MDR

C10: (MDR)→M(MAR)

根据情况一得到答案如下：

时钟	功能	有效控制信号
C5	MAR ← (R1)	R1out, MARin
C6	MDR ← M(MAR)	MemR, MDRinE
C7	A ← (MDR)	MDRout, Ain
C8	AC ← (A) + (R0)	R0out, Add, ACin
C9	MDR ← (AC)	ACout, MDRin
C10	M(MAR) ← (MDR)	MDRoutE, MemW

情况二可以进行优化，C6和C7可以并行执行，不会发生总线冲突，如下图所示，根据优化后的情况二后得到答案如下：

时钟	功能	有效控制信号
C5	MAR ← (R1)	R1out, MARin
C6	MDR ← M(MAR), A ← (R0)	MemR, MDRinE, R0out, Ain
C7	AC ← (A) + (MDR)	MDRout, Add, ACin
C8	MDR ← (AC)	ACout, MDRin
C9	M(MAR) ← (MDR)	MDRoutE, MemW

这道题中出现了三态门。计算机中的记忆元件由触发器组成，而触发器只有两个状态。即“0”态和“1”态，所以每条信号线上只能传送一个触发器的信息。如果要在一条信号线上连接多个触发器，而每个触发器可以根据需要与信号线连通或断开，当连通时可以传送“0”或“1”，断开时对信号线上的信息不产生影响，就需要一个特殊的电路加以控制，此电路即为三态输出电路，又称为三态门。参考[三态输出电路](#)。

内总线需要被频繁使用，为了防止总线冲突，本题中有5个三态门，ACout、PCout、R0out、R1out、MDRout中至多只能有一个为1。