

单项选择题

01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

下列选项中，能缩短程序执行时间的措施是（ ）。

- I. 提高CPU时钟频率
- II. 优化数据通路结构
- III. 对程序进行编译优化
- A. 仅 I 和 II
- B. 仅 I 和 III
- C. 仅 II 和 III
- D. I、II 和 III

解答：

一个程序的执行时间可以估计为 $n \cdot \text{CPI} \cdot T = n \cdot \text{CPI} / f$ ，其中 n 为指令数，CPI 为指令的平均时钟周期数(Cycle Per Instruction, CPI)， T 为CPU时钟周期， f 为CPU时钟频率。

CPU时钟频率 f 增大，程序执行时间减少。II正确。

数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换，优化数据通路结构，指令周期减少，CPU时钟周期，CPI减少，程序执行时间减少。II 正确。

计算机程序需要先转化成机器指令序列才能最终得到执行，通过对程序进行编译优化可以得到更优的指令序列，从而使得程序的执行时间也越短。编译优化方法非常多，常见的有公共子表达式删除，是通过删除运算中等价子表达式的一种代码优化方法，优化效果可参考2019年第6题，优化后减少了指令数，指令数 n 减少，程序执行时间减少。III正确。

本题选D。

13.

假定有4个整数用8位补码分别表示为r1=F8H，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算中会发生溢出的是（ ）。

- A. r1×r2
- B. r2×r3
- C. r1×r4
- D. r2×r4

解答：

这道题如果用二进制乘法进行计算，然后通过符号位判断是否溢出，就过于复杂。考虑转十进制后在进行计算。8位补码所能表示的整数范围为-128 ~ 127，将4个数全部转换为十进制，r1 = -2，r2=-14，r3 = -112，r4 = -8。

A选项 $r1 \times r2 = (-2) \times (-14) = 28$ ，没有溢出。

B选项 $r2 \times r3 = (-14) \times (-112) = 1568 > 127$ ，发生溢出。

本题选B。

15.

假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（ ）。

- A. 0000H
- B. 0600H
- C. 0700H
- D. 0800H

解答：

方法一：计算范围

需要芯片数量为 $\frac{8K \times 8}{2K \times 4} = 8$ ，字位同时扩展，每 $\frac{8}{4} = 2$ 并联为一组，总共4组。8K×8位，默认字长8位，按字编址，地址范围大小为8K=2000H，地址从0开始，地址范围为0000H~1FFFH。一组芯片大小为2K×8位，一组芯片地址范围大小为 2^{11} =800H。

第一组（2个芯片并联）：0000H~07FFH

第二组（2个芯片并联）：0800H~0FFFH

第三组（2个芯片并联）：1000H~17FFH

第四组（2个芯片并联）：1800H~1FFFH

地址0B1FH所在芯片属于第二组，故其在芯片的最小地址为0800H。

本题选D。

方法二：位运算

用若干个2K×4位的芯片组成一个8K×8位的存储器，所以一组芯片大小为2K×8位，默认存储字长8位，内存按字编址，一组芯片的芯片组内地址占2K= 2^{11} 位，地址格式为

芯片组号	芯片组内地址
------	--------

0B1FH = 0000101000011111 B，地址0B1FH所在芯片的最小地址中芯片组内地址全0，即

0000100000000000 B=0800H。

本题选D。

举一反三

假定用若干8K×8位的芯片组成一个32K×32位的存储器，存储字长32位，内存按字编址，则地址41F0H所在芯片的最大地址是（ ）。

- A. 0000H
- B. 4FFFH
- C. 5FFFH
- D. 7FFFH

参考答案：C

16.

下列有关RAM和ROM的叙述中，正确的是（ ）。

- I. RAM是易失性存储器，ROM是非易失性存储器
- II. RAM和ROM都采用随机存取方式进行信息访问
- III. RAM和ROM都可用作Cache
- IV. RAM和ROM都需要进行刷新
- A. 仅 I 和 II
- B. 仅 II 和 III
- C. 仅 I、II 和 IV
- D. 仅 II、III 和 IV

解答：

RAM（随机存取存储器）是一种易失性存储器，意味着当电源关闭时，RAM中的数据将会丢失。ROM（只读存储器）是一种非易失性存储器，它可以长期保存存储的数据，即使电源关闭。II正确。

RAM和ROM都支持随机存取方式，这意味着存储器中的任意位置都可以直接访问，而不需要按照顺序进行访问。III正确。

在实际应用中，通常使用高速RAM作为Cache，而不使用ROM。III错误。

RAM需要定期进行刷新，以防止数据丢失。这是由于RAM采用了电容来存储数据，而电容会逐渐失去电荷，需要定期重新充电。ROM不需要刷新，因为它使用了固化的存储技术，数据是永久保存的。IV错误。

综上，I和III正确。

本题选A。

18.

下列寄存器中，汇编语言程序员可见的是（ ）。

- A. 存储器地址寄存器（MAR）
- B. 程序计数器（PC）
- C. 存储器数据寄存器（MDR）
- D. 指令寄存器（IR）

解答：

汇编语言程序员可见，也称对汇编语言程序员不透明，即汇编语言程序员通过汇编程序可以对某个寄存器进行访问。汇编语言程序员可见的寄存器有程序计数器(Program Counter, PC)、程序状态字(Program Status Word, PSW)（也叫程序状态寄存器）、通用寄存器组。常见的Intel x86-64处理器中，寄存器组有16个64位寄存器，为rax, rbx, rcx, rdx, rdi, rsi, rbp, rsp, r8, r9, r10, r11, r12, r13, r14, r15。

本题选B。

二、综合应用题

第41~47小题，共70分。

43.

（11分）

某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用单字长指令格式，指令各字段定义如下图所示。

同一列数组元素地址同余，所以不同行的同一列数组元素使用的是同一个Cache单元，故逐列访问。每个数据时，都会将之前的字块置换出，也即每次访问都不会命中，命中率为0。

我们模拟程序执行，第一个需访问的元素为a[0][0]，初始Cache为空，Cache缺失，a[0][0]所在地址为 $320 + (256 \times 0 + 0) \times 4 = 320 =$ 00000000000000000000 101 000000B，映射

主存字块标记

转移指令采用相对寻址，相对偏移量用补码表示，寻址方式定义如下：

Ms/Md	寻址方式	助记符	含义
000B	寄存器直接	Rn	操作数=(Rn)
001B	寄存器间接	(Rn)	操作数=((Rn))
010B	寄存器间接、自增	(Rn)+	操作数=((Rn)), (Rn)+1→Rn
011B	相对	D(Rn)	转移目标地址=(PC)+(Rn)

注：(X)表示有存储器地址X或寄存器X的内容。

请回答下列问题:

(1) 该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？

(2) 转移指令的目标地址范围是多少？

(3) 若操作码0010B表示加法操作（助记符为ADD），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句“ADD (R4),(R5)+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？

解答：

(1) 操作码占4位，则该指令系统最多可有 $2^4 = 16$ 条指令。操作数占6位，其中寻址方式占3位，寄存器编号占3位，因此该计算机最多有 $2^3 = 8$ 个通用寄存器。主存地址空间大小为128KB，按字编址，字长为16位=2B，共有 $128KB / 2B = 2^{16}$ 个存储单元，因此MAR至少 $\log 2^{16} = 16$ 位，因为字长为16位，故MDR至少为16位。

(2) 因为转移指令采用相对寻址，查表得，转移目标地址=(PC)+(Rn)，一般

寄存器位数为字长，即16位，相对偏移量用补码表示，偏移范围为 $-2^{15} \sim 2^{15} - 1$ ，根据(1)的计算结果，主存地址范围大小为 2^{16} ，主存地址从0开始，地址范围为 $0 \sim 2^{16} - 1$ ，即0000H~FFFFH，这里没有给出初始PC的值，默认可以取整个主存地址空间，偏移后不能超出主存地址空间，所以转移指令的目标地址范围为0000H~FFFFH。

如果给定了初始PC的值 x ，首先要执行(PC)+1→PC，PC自增一个指令字长的字长数，即自动指向下一条指令所在地址，本题中计算机采用单字长指令格式，所以偏移为1，转移指令的目标地址范围为 $\max\{0, x + 1 - 2^{15}\} \sim \min\{2^{16} - 1, x + 1 + 2^{15} - 1\}$ ，即 $\max\{0, x + 1 - 2^{15}\} \sim \min\{2^{16} - 1, x + 2^{15}\}$ 。

(3) 汇编语句“ADD (R4),(R5)+”采用助记符表示，根据助记符项查表可得：

字段	OP	Ms	Rs	Md	Rd
内容	0010	001	100	010	101
说明	ADD	寄存器间接	R4	寄存器间接、自增	R5

该指令的机器码为 0010 0011 0001 0101B=2315H。

源操作数通过寄存器R4间接寻址获取，即((R4))，目的操作数通过寄存器R5间接寻址获取，即((R5))，然后自增，即(R5)+1→R5。本题降低了难度，表格已经给出了含义一栏，如果去掉含义，需要通过寻址方式的定义写出含义一栏的表达式。

- 寄存器R寻址：有效地址 EA = R，有效地址内容 (EA) = (R)。
 - 寄存器R间接（一次）寻址：有效地址 EA = (R)，有效地址内容 (EA) = ((R))。
- 首先执行((R4))+((R5))→((R5))，其中((R4))=(1234H)=5678H，((R5))=(5678H)=1234H，(R4)+((R5))→((R5))，即5678H+1234H→5678H，即68ACH→(5678H)。
- 然后执行(R5)+1→R5，即5678H+1H→R5，即5679H→R5。

执行该指令后，寄存器R5内容变为5679H，存储单元5678H内容变为68ACH。

44.

（12分）

某计算机的主存地址空间大小为256MB，按字节编址，指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：

程序A：

```
int a[256][256]
...
int sum_array1()
{
    int i, j, sum=0;
    for (i=0; i<256; i++)
        for (j=0; j<256; j++)
            sum += a[i][j]
    return sum;
}
```

程序B：

```
int a[256][256]
...
int sum_array1()
{
    int i, j, sum=0;
    for (j=0; j<256; j++)
        for (i=0; i<256; i++)
            sum += a[i][j]
    return sum;
}
```

假定int类型数据用32位补码表示，程序编译时i、j、sum均分配在寄存器中，数组a按行优先方式存放，首地址320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

(1) 若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？

(2) 数组数据a[0][31]和a[1][1]各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？

(3) 程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？

解答：

(1) 每个Cache行对应一个标记项，标记项包括有效位、脏位、替换控制位以及主存字块标记位。由主存空间大小为256MB，按字节编址， $256M = 8 \times$ 通用寄存器。主存地址空间大小为128KB，每个Cache行大小为64B，块内地址为 $\log 64=6$ 位，有8个Cache行，Cache行号为 $\log 8=3$ 位，主存字块标记位数为 $28-6-3=19$ 位，不考虑一致性维护和替换算法的控制位，还需一位有效位， $19+1=20$ 标记位， $20bit=20/8B$ ，数据Cache共有8行，可计算Cache的总容量：

Cache的总容量 = 行数×(每行标记位大小+每行Cache块大小)= $8 \times (64 + 20/8)B = 532B$ 。

(2) 数组按行优先方式存放，首地址为320，数组元素占4个字节。

a[256][256]表示数组有256行，每行有256个元素。

Cache采用直接映射方式，即计算行号的散列函数为除余数法。

方法一：除法运算和模运算

a[0][31]所在的主存块对应的Cache行号为 $\lfloor (320B + (256 \times 0 + 31) \times 4B) / 64B \rfloor \bmod 8 = 6$ 。

a[1][1]所在的主存块对应的Cache行号为 $\lfloor (320B + (256 \times 1 + 1) \times 4B) / 64B \rfloor \bmod 8 = 5$ 。

方法二：位运算（二进制串分割）

a[0][31]所在地址为 $320 + (256 \times 0 + 31) \times 4 = 444 = 110111100B = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{110}_{\text{行号}}$

$\underbrace{111100B}_{\text{块内地址}}$ ，行号为110B=6。

a[1][1]所在地址为 $320 + (256 \times 1 + 1) \times 4 = 1348 = 10101000100B = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{101}_{\text{行号}}$

$\underbrace{000100B}_{\text{块内地址}}$ ，行号为101B=5。

对于Cache映射方式的考题，推荐使用位运算（二进制串分割）处理。

(3) 第一问。

数组a按行存放，程序A按行存取。每个字块中存放16个int型数据，除访问的第一个不命中，随后的15个全都命中，我们模拟程序执行，第一个需访问的元素为a[0][0]，初始Cache为空，Cache缺失，a[0][0]所在地址为 $320 + (256 \times 0 + 0) \times 4 = 320 = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{101}_{\text{行号}} \underbrace{000000B}_{\text{块内地址}}$

5，接下来访问a[0][0]，第二个访问需访问的元素为a[0][1]，a[0][1]所在地址为 $320 + (256 \times 0 + 1) \times 4 = 321 = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{101}_{\text{行号}} \underbrace{000001B}_{\text{块内地址}}$

5，且与已加载的块主存字块标记相同，Cache命中，依次类推，a[0][2], a[0][3], ..., a[0][15] 也都命中。每访问16个元素Cache缺失1次。

又因为 $256 \bmod 16 = 0$ ，数组大小为字块大小的整数倍，访问全部字块都符合这一规律，程序A的命中率为 $15/16=93.75\%$ 。

数组a按行存放，程序B按列存取，Cache总容量为64B×8=512B，数组a一行的大小为1KB，正好是Cache容量的2倍。Cache采用直接映射方式，即计算行号的散列函数为除余数法。不同行的同一列数组元素地址同余，所以不同行的同一列数组元素使用的是同一个Cache单元，故逐列访问每个数据时，都会将之前的字块置换出，也即每次访问都不会命中，命中率为0。

我们模拟程序执行，第一个需访问的元素为a[0][0]，初始Cache为空，Cache缺失，a[0][0]所在地址为 $320 + (256 \times 0 + 0) \times 4 = 320 = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{101}_{\text{行号}} \underbrace{000000B}_{\text{块内地址}}$

到行5，第二个访问需访问的元素为a[1][0]，a[1][0]所在地址为 $320 + (256 \times 1 + 0) \times 4 = 1344 = \underbrace{00000000000000000000}_{\text{主存字块标记}} \underbrace{101}_{\text{行号}} \underbrace{000000B}_{\text{块内地址}}$

5，与已加载的块主存字块标记不同，Cache缺失，置换Cache块。依次类推，对于任意a[i][j]全部Cache缺失，命中率为0。

综上，程序A数据访问命中率为93.75%；程序B数据访问命中率为0。

第二问。根据上述计算出的命中率，可知程序A数据访问命中率高于B，程序B每次取数都要访问主存，所以程序A的执行比程序B快得多，即程序A的执行时间更短。