

一、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

2017年公布的全球超级计算机TOP500排名中，我国“神威·太湖之光”超级计算机蝉联第一，其浮点运算速度为93.0146PFLOPS，说明该计算机每秒钟完成的浮点操作次数为（ ）。

- A. 9.3×10^{13} 次
- B. 9.3×10^{15} 次
- C. 9.3千万亿次
- D. 9.3亿亿次

解答：
方法一：单位换算

PFLOPS是Peta Floating-point Operations Per Second的缩写，表示每秒能够完成 10^{15} 次浮点数据操作。

国际单位：参考2024年全国硕士研究生招生考试计算机学科专业基础考试大纲，408需要掌握 $10^{-12} \sim 10^{21}$ 的表示。

单位词头中文名称	单位词头符号	所表示因数
尧	Y	10^{24}
泽	Z	10^{21}
艾	E	10^{18}
拍	P	10^{15}
太	T	10^{12}
吉	G	10^9
兆	M	10^6
千	k	10^3
毫	m	10^{-3}
微	μ	10^{-6}
纳	n	10^{-9}
皮	p	10^{-12}
飞	f	10^{-15}
阿	a	10^{-18}
仄	z	10^{-21}
幺	y	10^{-24}

中国单位：

单位词头中文名称	所表示因数
个	10^0
十	10^1
百	10^2
千	10^3
万	10^4
十万	10^5
百万	10^6
千万	10^7
亿	10^8

$93.0146P = 93.0146 \times 10^{15} \approx 9.3 \times 10^{16} = 9.3 \times 10^8 \times 10^8 = 9.3\text{亿亿}$

本题选D。

13.

已知带符号整数用补码表示，变量x，y，z的机器数分别为FFFDH，FFDFH，7FFCH，下列结论中，正确的是（ ）。

- A. 若x、y和z为无符号整数，则 $z < x < y$
- B. 若x、y和z为无符号整数，则 $x < y < z$
- C. 若x、y和z为带符号整数，则 $x < y < z$
- D. 若x、y和z为带符号整数，则 $y < x < z$

解答：
已知x，y，z的机器数分别为FFFDH，FFDFH，7FFCH。

若x、y和z为无符号整数，则FFFDH>FFDFH>7FFCH，即 $x > y > z$ ，A和B错误。

若x、y和z为带符号整数，则

方法一：转原码比较

$[x]_{补} = \text{FFFDH} = 1111\ 1111\ 1111\ 1101\text{B}$ ， $[x]_{原} = 1000\ 0000\ 0000\ 0011\text{B} = -3 < 0$ 。

$[y]_{补} = \text{FFDFH} = 1111\ 1111\ 1101\ 1111\text{B}$ ， $[y]_{原} = 1000\ 0000\ 0010\ 0001\text{B} = -33 < -3$ 。

$[z]_{补} = \text{7FFCH} = 0111\ 1111\ 1111\ 1100\text{B} > 0$ 。

推出 $y < x < 0 < z$ ，所以 $y < x < z$ 。

方法二：直接用补码进行比较

若两个带符号整数符号位相同，则两者中无符号整数越大的那个越大。

FFDFH和FFFDH最高位符号位为1，均为负数，显然有FFDFH<FFFDH。

7FFCH最高位符号位为0，为正数。

推出FFDFH<FFFDH<0<7FFCH，即 $y < x < 0 < z$ ，所以 $y < x < z$ 。

本题选D。

14.

下列数值中，不能用IEEE754浮点格式精确表示的（ ）。

- A. 1.2
- B. 1.25
- C. 2.0
- D. 2.5

解答：
能用IEEE754浮点格式精确表示的小数部分一定满足 $i/2^k$ 的形式，其中 k 为正整数， $i = 0, 1, \dots, 2^k$ ，
对于1.2， $0.2 = 1/5$ ，不满足 $i/2^k$ 的形式，A不能用IEEE754浮点格式精确表示。
对于1.25， $0.25 = 1/4 = 1/2^2$ ，满足 $i/2^k$ 的形式，B能用IEEE754浮点格式精确表示。
对于2.0， $0.0 = 0/2 = 0/2^1$ ，满足 $i/2^k$ 的形式，C能用IEEE754浮点格式精确表示。
对于2.5， $0.5 = 1/2 = 1/2^1$ ，满足 $i/2^k$ 的形式，D能用IEEE754浮点格式精确表示。

本题选A。

15.

某计算机的存储器总线中有24位地址线和32位数据线，按字编址，字长为32位。若000000H~3FFFFFFH为RAM区，则需要512K×8位的RAM芯片数为（ ）。

- A. 8
- B. 16
- C. 32
- D. 64

解答：
 $000000\text{H} \sim 3\text{FFFFFFH}$ 共有 $3\text{FFFFFFH} - 000000\text{H} + 1\text{H} = 400000\text{H} = 2^{22}$ 个地址。计算机按字编址，字长为32位，RAM区大小为 $2^{22} \times 32 = 2^{27}$ bit，一个RAM芯片大小为 $512\text{K} \times 8 = 2^{22}$ bit，需要该RAM芯片数为 $2^{27}\text{bit} / 2^{22}\text{bit} = 32$ 。

本题选C。

16.

若计算机主存地址为32位，按字节编址，Cache数据区大小为32KB，主存块大小为32B，采用直接映射方式和回写（Write Back）策略，则Cache行的位数至少是（ ）。

- A. 275
- B. 274
- C. 258
- D. 257

解答：
直接映射方式的格式为

主存字块标记	行号	块内地址
--------	----	------

。
因为Cache数据区大小为32KB，主存块大小为32B= 2^5 B，所以块内地址占低5位，Cache行数为 $32\text{KB} / 32\text{B} = 2^{10}$ ，行号占中间10位，主存地址为32位，主存字块标记占32-5-10=17位。每行还有有效位1位，采用回写（Write Back）策略，需要脏位1位，可能还有其他标记位，题目中没有给出相关信息。
每行标记位数（至少）=主存字块标记位数+有效位位数+脏位位数=(17+1+1)bit=19bit。
每行数据位数=32B=32×8bit=256bit。

Cache行的位数（至少）= 每行标记位数（至少）+ 每行数据位数 = 256bit + 19bit = 275bit。

本题选A。

17.

下列存储器中，汇编语言程序员可见的是（ ）。

- I. 指令寄存器
 - II. 微指令寄存器
 - III. 基址寄存器
 - IV. 标志状态寄存器
- A. 仅I、II
 - B. 仅I、IV
 - C. 仅II、IV
 - D. 仅III、IV

解答：
I. 指令寄存器 (Instruction Register, IR) 是一种用于存储当前正在执行的指令的存储器。它不是直接由汇编语言程序员可见的存储器。I错误。
II. 微指令寄存器，它不是直接由汇编语言程序员可见的存储器。微指令寄存器是用于存储微指令的寄存器，微指令是一种更底层的指令，与硬件操作密切相关。汇编语言程序员主要工作在更高层次的指令级别，对于微指令寄存器的访问通常是由底层的系统软件或硬件自动完成的。II错误。
III. 基址寄存器：基址寄存器 (Base Register, BR) 是一种用于存储内存引用基址地址的寄存器。它通常用于计算基址偏移后地址。汇编语言程序员可以通过特定的指令操作基址寄存器，将特定的内存地址加载到基址寄存器中，以供后续的内存引用使用。III正确。
IV. 标志状态寄存器 (Program Status Word, PSW) 是一种用于存储运算结果中的状态标志的寄存器。这些状态标志可能包括比较结果、进位标志、溢出标志等。汇编语言程序员可以访问标志状态寄存器，并根据其值控制程序的分支和执行路径。IV正确。

综上，汇编语言程序员可见的存储器为III和IV。

本题选D。

18.

下列关于数据通路的叙述中，错误的是（ ）。

- A. 数据通路包含ALU等组合逻辑（操作）元件
- B. 数据通路包含寄存器等时序逻辑（状态）元件
- C. 数据通路不包含用于异常事件检测及响应的电路
- D. 数据通路中的数据流动路径由控制信号进行控制

解答：
数据通路是计算机系统中执行数据处理操作的组成部分，它包含了各种逻辑元件和寄存器以及它们之间的连线。数据通路负责执行指令中的算术、逻辑和数据传输操作。
数据通路中包含各种组合逻辑元件，如算术逻辑单元（ALU），用于执行算术和逻辑运算。ALU可以执行加法、减法、与、或等操作。A正确。
数据通路包含寄存器等时序逻辑（状态）元件：数据通路中还包含各种时序逻辑元件，如寄存器。寄存器用于存储数据和状态信息，例如程序计数器（PC）、通用寄存器等，它们在数据通路中起到存储和传递数据的作用。B正确。
数据通路中通常包含异常事件检测和响应的电路。例如，数据通路可能包括用于检测算术溢出的电路，或者用于响应中断信号的电路。这些电路用于检测和处理特殊的异常情况，并采取相应的措施或改变数据通路的行为。C错误。
数据通路中的数据流动路径是由控制信号进行控制的。控制信号由指令中的操作码以及其他控制逻辑产生，并被用于指导数据在数据通路中的流动路径，以确保正确的数据处理和操作执行。D正确。

本题选C。

22.

下列是关于多重中断系统中CPU响应中断的叙述，其中错误的是（ ）。

- A. 仅在用户态（执行用户程序）下，CPU才能检测和响应中断
- B. CPU只有在检测到中断请求信号后，才会进入中断响应周期
- C. 进入中断响应周期时，CPU一定处于中断允许（开中断）状态
- D. 若CPU检测到中断请求信号，则一定存在未被屏蔽的中断源请求信号

解答：
无论在内核态还是用户态，CPU都能检测和响应中断。A错误。

本题选A。