一、单项选择题

第01~40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。

12.

某计算机主频为1GHz，程序P运行过程中，共执行了10000条指令，其中，80%的指令执行平均需1个时钟周期，20%的指令执行平均需10个时钟周期。程序P的平均CPI和CPU执行时间分别是（ ）。

A. 2.8，28μs

B. 28，28μs

C. 2.8，28ms

D. 28，28ms

解答：

按照题意，程序P执行的时钟周期数为10000×80%×1+10000×20%×10=28000，程序P的平均CPI为28000/10000=2.8，计算机主频为1GHz，CPU执行时间为28000/(1G/s)=28μs。

本题选A。

13.

32位补码所能表示的整数范围是（ ）。

A. $-2^{32} \sim 2^{31}-1$

B. $-2^{31} \sim 2^{31}-1$

C. $-2^{32} \sim 2^{32}-1$

D. $-2^{31} \sim 2^{32}-1$

解答：

n 位补码最高1位为符号位，剩余 $n-1$ 位为数值位，表示范围为 $-2^{n-1} \sim 2^{n-1}-1$ 。

32位补码最高1位为符号位，剩余31位为数值位，表示范围为 $-2^{31} \sim 2^{31}-1$ 。

本题选B。

14.

-0.4375的IEEE754单精度浮点数表示为（ ）。

A. BEE0 0000H

B. BF60 0000H

C. BF70 0000H

D. C0E0 0000H

解答：

IEEE754单精度浮点数的格式如下：

类型	数符	阶码	尾数数值	总位数
短浮点数	1	8	23	32

$-0.4375=-1.75\times 2^{-2}$ ，符号 $S=1$ ，阶码 $E=-2+127=125=01111101\mathrm{B}$ ，尾数 $0.75=0.11\mathrm{B}$ ，补齐至23位 $M=11000000000000000000000\mathrm{B}$ 。

拼接起来为 $\underbrace{1}_{S}\ \underbrace{01111101}_{E}\underbrace{11000000000000000000000}_{M}\mathrm{B}$ = BEE0 0000H。

本题选A。

16.

某计算机主存地址为32位，按字节编址，某Cache的数据区容量为32KB，主存块大小为64B，采用8路组相联映射方式，该Cache中比较器的个数和位数分别为（ ）。

A. 8，20

B. 8，23

C. 64，20

D. 64，23

解答：

组相联映射格式为 主存字块标记 组号 块内地址

主存块大小为64B= 2^6B，按字节编址，块内地址占低6位，数据区容量为32KB，总共有32KB/64B= 2^9 行，采用8路组相联映射方式，每8行为1组，有 $2^9/8=2^6$ 组，组号占中间6位，主存地址为32位，主存字块标记占高32-6-6=20位。

Cache采用8路组相联映射方式，首先根据组号定位到某一分组，然后根据主存字块标记和该分组中的每一行的Tag进行比较，需要比较8行，所以比较器的个数为8，主存字块标记为20位，所以比较器位数为20位。

本题选A。

18.

下列选项中，属于指令集体系结构（ISA）规定的内容是（ ）。

Ⅰ. 指令字格式和指令类型

Ⅱ. CPU的时钟周期

Ⅲ. 通用寄存器个数和位数

IV. 加法器的进位方式

A. 仅Ⅰ、Ⅱ

B. 仅Ⅰ、Ⅲ

C. 仅Ⅱ、Ⅳ

D. 仅Ⅰ、Ⅲ、Ⅳ

解答：

方法一：定义法。

指令集体系结构 (Instruction Set Architecture, ISA) 是软件和硬件之间接口的一个完整定义。ISA定义了一台计算机可以执行的所有指令的集合，每条指令规定了计算机执行什么操作，所处理的操作数存放的地址空间以及操作数类型。ISA规定的内容包括数据类型及格式，指令格式，寻址方式和可访问地址空间的大小，程序可访问的寄存器个数、位数和编号，控制寄存器的定义，I/O空间的编制方式，中断结构，机器工作状态的定义和切换，输入输出结构和数据传送方式，存储保护方式等。因此，可以看出，指令集体系结构是指软件能够感知到的部分，也称软件可见部分。

I和III正确。

本题选B。

方法二：排除法

时钟周期的长度取决于计算机的硬件设计和时钟频率。时钟频率指的是时钟信号每秒钟发生的次数。时钟频率越高，每秒钟CPU执行的时钟周期数就越多，CPU的运行速度也就越快。Ⅱ错误。

加法器的进位方式是指在执行加法运算时，如何处理进位（carry）的传递和处理方式。常见的加法器进位方式有无进位加法器和进位传递加法器。加法器的进位方式主要由具体的硬件设计和实现决定。Ⅳ错误。

本题选B。

19.

设计某指令系统时，假设采用16位定长指令字格式，操作码使用扩展编码方式，地址码为6位，包含零地址、一地址和二地址3种格式的指令。若二地址指令有12条，一地址指令有254条，则零地址指令的条数最多为（ ）。

A. 0

B. 2

C. 64

D. 128

解答：

地址码占6位，指令字长16位，二地址指令指令码占16-6×2=4位，最多可以表示 $2^4 = 16$ 条二地址指令，二地址指令有12条，剩余16-12=4种情况，此时对于一地址指令，二地址指令的高位地址码融入二地址指令指令码作为一地址指令的指令码，最多可以表示 $4 \times 2^6 = 256$ 条一地址指令，一地址指令有254条，剩余256-254=2种情况，此时对于零地址指令，低位地址码融入一地址指令指令码作为零地址指令的指令码，最多可以表示 $2 \times 2^6 = 128$ 条零地址指令。



本题选D。

20.

将高级语言源程序转换为可执行目标文件的主要过程是（ ）。

A. 预处理→编译→汇编→链接

B. 预处理→汇编→编译→链接

C. 预处理→编译→链接→汇编

D. 预处理→汇编→链接→编译

解答：

正确的过程是：

预处理（Preprocessing）：在这个阶段，预处理器根据预处理指令（如宏定义、条件编译等）对

源代码进行处理。预处理器会展开宏定义、包含头文件等，生成经过预处理的源代码。

编译（Compilation）：在这个阶段，编译器将预处理后的源代码转换为汇编代码。编译器对代码进行词法分析、语法分析、语义分析，生成相应的中间代码或汇编代码。

汇编（Assembly）：在这个阶段，汇编器将汇编代码转换为机器码指令。汇编器将汇编代码中的每条指令翻译成机器码表示。

链接（Linking）：在这个阶段，链接器将各个源文件编译生成的目标文件及所需的库文件合并在一起，生成最终的可执行目标文件。链接器会解析符号引用关系，将函数和变量的引用与其定义进行匹配，并进行地址重定位等操作，使得程序能够正确地执行。

因此，预处理→编译→汇编→链接 是正确的过程。

本题选A。

拓展

例如gcc编译器将hello.c转换为可执行目标文件hello的过程如下：



对应的命令如下：

- 预处理：gcc -E hello.c -o hello.i
- 编译：gcc –S hello.i –o hello.s
- 汇编：gcc –c hello.s –o hello.o
- 链接：gcc hello.o –o hello

21.

下列关于中断I/O方式的叙述中，不正确的是（ ）。

A. 适用于键盘、针式打印机等字符型设备

B. 外设和主机之间的数据传送通过软件完成

C. 外设准备数据的时间应小于中断处理时间

D. 外设为某进程准备数据时CPU可运行其他进程

解答：

A正确。中断I/O方式适用于键盘、针式打印机等字符型设备。这类设备数据传输慢，以字符为单位进行传输，中断I/O方式可以实现在输入/输出操作期间暂停CPU的执行，并在设备准备好数据后，通过触发中断来通知CPU进行数据传输。

B正确。若采用中断I/O方式，当外设准备好数据后，想CPU发出中断请求，CPU暂时中止现行程序，转去运行中断服务程序，由中断服务程序完成数据传送。

C错误。若外设准备数据时间小于中断处理时间，则可能导致数据丢失，以输入设备为例，设备为进程准备的数据会先写入设备控制器的缓冲区（缓冲区大小有限，通常只能暂存几个字节），缓冲区没写满一次，就会向CPU发出一次中断请求，CPU响应并处理中断的过程，就是将缓冲区中的数据“取走”的过程，因此若外设准备数据的时间小于中断数理时间，则可能导致外设往缓冲区写入数据的速度快于CPU从缓冲区取走数据的速度，从而导致缓冲区的数据被覆盖，进而导致数据丢失。

D正确。外设为某进程准备数据时，CPU可以运行其他进程。在中断I/O方式中，当外设准备好数据并发送中断请求时，CPU会切换到中断处理程序来处理数据传输，而不会阻塞其他进程的执行。这使得多任务操作系统可以同时执行多个进程，提高系统的并发性和效率。

本题选C。