ハードウエア設計論:4

ハードウエアにおける設計表現 ハードウエア設計記述言語VerilogHDL ~CPU:ハード&ソフト~

本日の課題

課題5~課題6まで終える

課題7-2:CPUとそのプログラム(7-4)を実装し、次回までに完成させる

課題5 mul.v (multest2.vを使用) 課題5:乗算の実装

module mul(A.B.O.ck.start.fin):

```
module mul(A,B,O,ck,start,fin);
                                                           module mul(A,B,O,ck,start,fin);
                                                                                                                                           input [7:0] A, B;
                                                           input [7:0] A, B;
input [7:0] A, B;
                                                                                                                                           input ck,start;
input ck, start;
                                                           input ck, start;
                                                                                                                                            output [16:0] O;
output [16:0] O;
                                                           output [16:0] O;
                                                                                                                                           output fin;
output fin;
                                                           output fin;
                                                                                                                                           reg [3:0] st;
reg [3:0] st;
                                                           reg [3:0] st;
                                                                                                                                           reg [7:0] AIN, BIN;
                                                                                                                                                                       計算の途中で出力が
reg [7:0] AIN, BIN;
                                                           reg [7:0] AIN, BIN;
                                                                                                                                            reg [16:0] Y;
                                                                                                                                                                       遷移しないようにする
reg [16:0] O;
                                                           reg [16:0] O, Y;
                                                                                                                                            reg fin;
reg fin;
                                                           reg fin;
                                                                                                                                           assign O = (fin == 1 ? Y : 'b 0):
always @(posedge ck) begin
                                                           always @(posedge ck) begin
                                                                                                                                            always @(posedge ck) begin
                                                                if( start == 1 ) begin
     if( start == 1 ) begin
                                                                                                                                                if( start == 1 ) begin
          st <= 0;
                                                                     st <= 0;
                                                                                                                                                     st <= 0;
          fin \le 0:
                                                                     fin \le 0:
                                                                                                                                                     fin \le 0:
          AIN <= A:
                                                                     AIN <= A:
                                                                                                                                                     AIN <= A:
          BIN <= B:
                                                                     BIN <= B:
                                                                                                                                                     BIN <= B:
          0 \le 0:
                                                                     Y \le 0:
                                                                                                                                                     Y \le 0:
     end else begin
                                                                end else begin
                                                                                                                                                end else begin
          case (st)
                                                                     case (st)
                                                                                                                                                     case (st)
                                                                     0: Y <= (Y << 1) + (BIN[7]==1 ? AIN : 0);
          0: O \le (O \le 1) + AIN * BIN[7];
                                                                                                                                                     0: Y \le (Y \le 1) + (BIN[7] = 1? AIN : 0);
          1: O \le (O \le 1) + AIN * BIN[6];
                                                                     1: Y <= (Y<<1) + (BIN[6]==1 ? AIN : 0);
                                                                                                                                                     1: Y <= (Y<<1) + (BIN[6]==1 ? AIN : 0);
          2: O <= (O<<1) + AIN * BIN[5];
                                                                     2: Y <= (Y<<1) + (BIN[5]==1 ? AIN : 0);
                                                                                                                                                     2: Y <= (Y<<1) + (BIN[5]==1 ? AIN : 0);
          3: O <= (O<<1) + AIN * BIN[4];
                                                                     3: Y \le (Y \le 1) + (BIN[4] = 1? AIN : 0);
                                                                                                                                                     3: Y \le (Y \le 1) + (BIN[4] = 1? AIN : 0);
          4: O <= (O<<1) + AIN * BIN[3]:
                                                                     4: Y <= (Y<<1) + (BIN[3]==1 ? AIN : 0);
                                                                                                                                                     4: Y <= (Y<<1) + (BIN[3]==1 ? AIN : 0);
          5: O <= (O<<1) + AIN * BIN[2];
                                                                     5: Y <= (Y<<1) + (BIN[2]==1 ? AIN : 0);
                                                                                                                                                     5: Y <= (Y<<1) + (BIN[2]==1 ? AIN : 0);
          6: O \le (O \le 1) + AIN * BIN[1];
                                                                     6: Y \le (Y \le 1) + (BIN[1] = 1? AIN : 0);
                                                                                                                                                     6: Y <= (Y<<1) + (BIN[1]==1 ? AIN : 0);
         7: begin O <= (O<<1) + AIN * BIN[0]; fin<= 1; end
                                                                     7: begin O <= (Y<<1) + (BIN[0]==1 ? AIN : 0); fin<= 1; end
                                                                                                                                                     7: begin Y <= (Y<<1) + (BIN[0]==1 ? AIN : 0); fin<= 1; end
         8: fin <= 0:
                                                                    8: fin <= 0:
                                                                                                                                                     8: fin <= 0;
          endcase
                                                                     endcase
                                                                                                                                                     endcase
          st \le st + 1:
                                                                     st \le st + 1:
                                                                                                                                                     st \le st + 1:
     end
                                                                end
                                                                                                                                                end
end
                                                           end
                                                                                                                                            end
endmodule
                                                           endmodule
                                                                                                                                            endmodule
```

課題5 mul.v (multest2.vを使用) 課題5:乗算の実装・・しつこい続

```
module mul(A,B,O,ck,start,fin);
input [7:0] A, B;
input ck,start;
output [16:0] O;
output fin;
reg [2:0] st;
reg [7:0] AIN, BIN;
reg [16:0] Y;
reg fin;
assign O = (fin == 1 ? Y : 'b 0);
always @(posedge ck) begin
     if( start == 1 ) begin
          st <= 7;
          fin \le 0:
          AIN \le A;
          BIN <= B:
          Y \le 0:
     end else begin
          if( st==0) fin<= 1;
          else fin <= 0;
         Y \le (Y \le 1) + (BIN[7] = 1? AIN : 0);
          BIN <= BIN<<1:
          st <= st - 1:
     end
end
endmodule
```

課題5:蛇足:パラメータ化

multest3.v

mul3.v

```
module mul(A,B,O,ck,start,fin);
                                  `define wwA 8
 parameter wA=16;
                                  'define wwB 8
 parameter wB=16;
                                  'define wwS 3
 parameter wS=4;
                                  module multest;
 input [wA-1:0] A;
                                    reg ['wwA-1:0]A;
 input [wB-1:0] B;
                                    reg ['wwB-1:0] B;
 output [wA+wB:0] O;
                                    reg [`wwS-1:0] st;
 reg [wS-1:0]
                                    wire ['wwA+'wwB:0]
                   st;
                                    reg ['wwA+'wwB:0] OR;
if( start == 1 ) begin
                                    defparam MUL.wA=`wwA;
        st <= {wA {1'b1}};
                                    defparam MUL.wB=`wwB;
                                    defparam MUL.wS=`wwS;
```

0:

module multest; 課題5のテストベンチ


```
[7:0] A, B;
reg
                         ⊞ ♣ AI7:01
                         [3:0] st;
reg
                         initial begin

    ★★ st[3:0]

                          start
                                 stがOになるまで待って(stは4ビットなので乗算は16
end
      MUL(A, B, O, ck, start,fin)クロック以内に終わることを前提としている、そうでな
mul
always @(negedge ck) begin
                                いとテストベンチが誤動作)演算実施(=start\rightarrow1)
    if( st == 0 ) start <= 1;
    else start <= 0;
                          ⊕ 46 A[7:0]
                                      No Value A▶
                                                                            02
    if(fin == 1) begin
                           ⊕ ¶ B[7:0]
                          OR <= 0:
                           ⊕ ¶ OR[16:0]
                                      No Value A
       st \le 0:
                          ± • st[3:0]
       \{B,A\} \le \{B,A\} + 1;
                                      No Value A▶
      if( O != A*B ) $finish;
                                                    finが出力されると即次の演
       if( A == 'h f && B == 'h f ) begin
                                                    算実施(=start→1)
        $display( "OK\n" ); $finish;
       end
    end else st <= st+1;
```


end

FIFOの動作




RENがアクティブになり、再度Empty Flagが成立

課題6:FIFO




FIFOの動作・1 (FIFO empty)



Ren=1の時に Wptr == Rptr(Fempty=1)だと、FIFOが空っぽであるため読み出しは行われない

FIFOの動作・・1(FIFO full)



Wen=1の時に Wptr == Rptr(Ffull=1)だと、FIFOがいっぱいであるため書き 込みは行われない

fifo.v 課題6 fifo.vの完成(simfifo.vを使用)

```
module fifo (Din, Dout, Wen, Ren, rst, ck, Fempty, Ffull);
input [7:0] Din;
output [7:0] Dout;
input Wen, Ren, rst, ck;
output Fempty, Ffull;
reg [7:0] FMEM[0:15];
reg [3:0] Wptr, Rptr;
                                                                                                    wire [7:0] f0, f1, f2, f3, f4, f5, f6, f7, f8, f9, f10, f11, f12, f13, f14, f15;
reg Fempty, Ffull;
                                                                                                   assign f0 = FMEM[0];
                                              メモリの中身をシミュ
reg [7:0] obuf;
                                                                                                   assign f1 = FMEM[1];
wire [3:0] NWptr, NRptr;
                                                                                                   assign f2 = FMEM[2];
                                             レーションで参照する
assign Dout = obuf;
                                                                                                    assign f3 = FMEM[3];
assign NWptr = Wptr + 1;
                                                                                                   assign f4 = FMEM[4];
                                              仕組み
assign NRptr = Rptr + 1;
                                                                                                   assign f5 = FMEM[5];
                                                                                                   assign f6 = FMEM[6];
                                                                                                    assign f7 = FMEM[7];
always @(posedge ck) begin
                                                                                                    assign f8 = FMEM[8];
  if(!rst) begin
                                                                                                    assign f9 = FMEM[9];
    Wptr <= 0:
                                                                                                   assign f10 = FMEM[10];
    Rptr <= 0:
                                                                                                    assign f11 = FMEM[11];
    Fempty <= 1;
                                                                                                   assign f12 = FMEM[12];
    Ffull <= 0;
                                                                                                    assign f13 = FMEM[13];
  end else begin
                                                                                                   assign f14 = FMEM[14];
    if( Ren == 1 && Fempty != 1 ) begin
                                                                                                    assign f15 = FMEM[15]:
         obuf <= FMEM[Rptr];
         Rptr <= NRptr;
         Ffull <= 0:
         if( NRptr == Wptr ) Fempty <= 1;
         else Fempty <= 0;
    end
    if( Wen == 1 && Ffull != 1 ) begin
         FMEM[Wptr] <= Din;
         Wptr \leq Wptr + 1;
         Fempty <= 0;
         if( NWptr == Rptr ) Ffull <= 1;
         else Ffull <= 0:
    end
  end
end
endmodule
```

課題7

- 簡単なマイクロプロセッサを作ってみよう
 - 命令16ビット
 - 加算、減算、右シフト、左シフト、論理和、論理積、論理反転、排 他的論理和
 - ジャンプ、条件分岐(ゼロ)
 - ロード、ストアー、下位ビットセット
 - データ16ビット、ゼロフラグ
 - レジスタ: 16本、ただし0番レジスタは常に0、15番レジスタはプログラムカウンタ


命令語

<u>15</u>	12	11 8	7	4	3	0
	オペコード	オペランド1		オペランド2		オペランド3


課題7:命令セット

命令	オペコード	オペラン ド1	オペラ ンド2	オペラ ンド3	命令の詳細
加算	0000	RC	RA	RB	[RA] + [RB] -> [RC]
減算	0001	RC	RA	RB	[RA] - [RB] -> [RC]
右シフト	0010	RC	RA	RB	[RA] >> [RB] -> [RC]
左シフト	0011	RC	RA	RB	[RA] << [RB] -> [RC]
論理和	0100	RC	RA	RB	[RA] [RB] -> [RC]
論理積	0101	RC	RA	RB	[RA] & [RB] -> [RC]
論理反転	0110	RC	RA	RB	~[RA] -> [RC]
排他的論理和	0111	RC	RA	RB	[RA] ^ [RB] -> [RC]
下位ビットセット	1100	RC	即値デー	ータ	{'8b0,IMM} -> [RC]
ジャンプ	1000	RC	0000	RB	[RB] -> [PC] , [PC]+1 -> [RC]
条件分岐(ゼロ)	1001	0000	0000	RB	If(flag) [RB] -> [PC]
ロード	1011	RC	0000	RB	#[RB] -> [RC]
ストアー	1010	0000	RA	RB	[RA] -> #[RB]

課題7:CPUの構造



コンピュータアーキテクチャでは、、、



課題7:CPUの動作


Bバス. アドレス FUA **FUB** 命令 レジスタ ロード・ アドレス ストア R0 - R14演算器 ユユット プログラム カウンター **FUc** R15(PC) データバス **LSUc** Cバス-

- 1クロック目:命令フェッチ
 - 命令アドレスの番地から命令を取り込む
- 2クロック目:命令デコード、レジスタ読み出し
 - 一 命令のOP2, OP3のレジスタを読み出しBUSA, BUSBへ
 - オペコード0xxxの場合に演算器の入力レジスタA, BにBUSA, BUSBの内容を取り込む
 - オペコード101xの場合にロードストアユニットの入力レジスタA, Bに BUSA, BUSBの内容を取り込む
 - オペコード1000の場合プログラムカウンタ入力レジスタPCiに BBUSの内容を取り込む
 - オペコード1001かつフラグレジスタが1の場合プログラムカウンタ入力レジスタPCiに BBUSの内容を取り込む
 - オペコードが100x以外の場合には、プログラムカウンタ入力レジスタPCiに PC + 1を取り込む
- 3クロック目:演算実行
 - オペコードOxxxの場合に、xxxに応じた演算結果を演算器出力レジスタFUcに取り込む
 - オペコード101xの場合、LSUAをデータアドレスに、x=1のとき RW=1,とし、データバスの結果をLSUCに取り込む、x=0のとき、RW=0とし、データバスにLSUAを出力する
 - オペコード1000のときPC出力レジスタPCcにPC+1値を取り込む
- 4クロック目:書き込み
 - オペコードOxxxの場合に、演算器出力レジスタ値FUcをCBUSに出力する
 - オペコード101xの場合、LSU出力レジスタ値LSUcをCBUSに出力する
 - オペコード1100の場合、即値データIMMをCBUSに出力する(ただし上位8ビットはOとする)
 - オペコード1000のときPC出力レジスタ値PCcをCBUSに出力する
 - CBUS値をOP1のレジスタに書き込む
 - PCにプログラムカウンタ入力レジスタ値を書き込む

課題7-1:CPUの動作の状態遷移 図を描いてみよう

状態遷移図からVerilogHDLのひな型ができるはず・・・

課題7-1:CPUの動作の状態遷移 図を描いてみよう



状態遷移図からVerilogHDLのひな型ができるはず・・・

```
always @(posedge CK) begin
if( RST == 1 ) begin
end else begin
if( STAGE == 0 )begin
STAGE <= 1;
end else if( STAGE == 1 ) begin
end
STAGE <= 2;
end else if( STAGE == 2) begin
STAGE <= 3;
end else if( STAGE == 3 ) begin
STAGE <= 0;
end
end
end
```

```
module CPU(CK,RST,IA,ID,DA,DD,RW);
                                        always @(posedge CK) begin
 input CK,RST;
                                          if(RST == 1) begin
 input [15:0] ID;
 output RW;
                                          end else begin
                                            if( STAGE == 0 )begin
 output [15:0] IA,DA;
 inout [15:0] DD;
                                              STAGE <= 1;
                                            end else if( STAGE == 1 ) begin
 reg [1:0] STAGE;
                                             end
                                             STAGE <= 2;
                                            end else if( STAGE == 2) begin
                                             STAGE <= 3;
                                            end else if( STAGE == 3 ) begin
                                              STAGE <= 0;
                                            end
                                           end
                                         end
                                        endmodule
```

継続代入

プログラムカウンタの出力はIA(命令アドレス)として外部に出力

```
オペコードは命令語(INST)の15-12ビット目オペランド1は命令語の11-8ビット目オペランド2は命令語の7-4ビット目オペランド3は命令語の3-0ビット目即値データは命令語の7-0ビット目
```

Aバスには常にOPR2で指示されるレジスタファイルの値を出力 Bバスには常にOPR3で指示されるレジスタファイルの値を出力

```
assign IA = PC;
assign OPCODE = INST[15:12];
assign OPR1 = INST[11:8];
assign OPR2 = INST[7:4];
assign OPR3 = INST[3:0];
assign IMM = INST[7:0];
assign ABUS = RF[OPR2];
assign BBUS = RF[OPR3];
assign BBUS = (OPR2 == 0 ? 0 : RF[OPR3]);
assign BBUS = (OPR3 == 0 ? 0 : RF[OPR3]);
```

LSU・バス周りの制御

```
オペコード101xの場合、
x=1(Load)のとき RW=1,とし、データバス(DD)の結果をLSUCに取り込む、
x=0(Store)のとき、RW=0とし、データバス(DD)にLSUAを出力する
4クロック目
  オペコード0xxxの場合に、演算器出力レジスタ値をCBUSに出力する
  オペコード101xの場合、LSU出力レジスタ値FUcをCBUSに出力する
  オペコード1100の場合、即値データIMMをCBUSに出力する(ただし上位8ビットはOとする)
  オペコード1000のときPC出カレジスタ値PCcをCBUSに出力する
      assign DD =(RW==0? LSUA : 'b Z);
      assign DA = LSUB;
      assign CBUS = (OPCODE[3]==0 ? FUC : (OPCODE[3:1]=='b 101 ? LSUC :
          (OPCODE=='b 1100 ? {8'b 0,IMM} : OPCODE=='b 1000 ? PCC : 'b z)));
```

3クロック目

手続き代入: リセット時動作

プログラムカウンターの初期化 状態変数(ステージ)の初期化 ロードストアユニット出力を読み込みモードとし外部メモ リへの不必要な書き込みをなくす

PC <= 0; STAGE <= 0; RW <= 1;

手続き代入: 1, 2 クロック目

1クロック目 命令アドレスの番地から命令(ID)を取り込む(INSTに)

INST <= ID;

2クロック目

オペコードOxxxの場合に演算器の入力レジスタA, Bに BUSA, BUSBの内容を取り込む

オペコード101xの場合にロードストアユニットの入力レジスタA, Bに BUSA, BUSBの内容を取り込む

オペコード1000の場合プログラムカウンタ入カレジスタPCiに BBUSの内容を取り込むオペコード1001かつフラグレジスタが1の場合プログラムカウンタ入カレジスタPCiに BBUSの内容を取り込むオペコードが100x以外の場合には、プログラムカウンタ入カレジスタPCiに PC + 1を取り込む

手続き代入: 3・4クロック目

3クロック目 オペコード0xxxの場合に、xxxに応じた演算結果を演算器出力レ ジスタFUcに取り込む

オペコード101xの場合
x=1のとき RW=1,とし、データバスの結果をLSUCに取り込む
x=0のとき、RW=0とし、データバスにLSUAを出力する
オペコード1000のときPC出力レジスタPCcにPC+1値を取り込む

4クロック目 CBUS値をOP1のレジスタに書き込む PCにプログラムカウンタ入力レジスタ値を書き込む

```
if( OPCODE[3] == 0 ) begin
  case (OPCODE[2:0])
  'b 0000 : FUC <= FUA + FUB:
  'b 0001: FUC <= FUA - FUB:
  endcase
end
if( OPCODE[3:1] == 'b 101 ) begin
   if( OPCODE[0] == 0 ) begin
      RW <= 0:
   end else begin
       RW <= 1: LSUC <= DD:
   end
end
if(OPCODE[3:0] == b 1000)
      PCC <= PC+1:
RF[OPR1] <= CBUS:
PC <= PCI:
```

そのほか。。分岐・フラグ(Zero)

2クロック目

- オペコード1000の場合プログラムカウンタ入力レジスタPCiに BBUSの内容を取り込む
- オペコード1001かつフラグレジスタが1の場合プログラムカウンタ 入力レジスタPCiに BBUSの内容を取り込む
- オペコードが100x以外の場合には、プログラムカウンタ入力レジスタPCiに PC + 1を取り込む

```
if( (OPCODE[3:0] == 'b 1000) ||
	(OPCODE[3:0] == 'b 1001 && FLAG == 1 ) )
	PCI <= BBUS;
else PCI <= PCn;
```

4クロック目

- FLAGの生成:演算命令のとき、CBUSのデータが0であればFLAGを1にし、そうではない場合にはFLAGを0にする

```
if( OPCODE[3] == 0 ) begin
  if( CBUS == 0 ) FLAG <= 1;
  else FLAG <= 0;
end</pre>
```

演習7-2:CPUの完成

```
module simcpu;
                                 cpu.vを完成させ simcpu.vで動作を確認
reg CK, RST;
wire RW:
                                 正常動作が確認できたらcpu.vを提出
wire [15:0] IA, DA, DD;
reg [15:0] ID, DDi;
reg [15:0] IMEM [0:127], DMEM[0:127];
                                  always @(negedge CK) begin
CPU c(CK,RST,IA,ID,DA,DD,RW);
                                            if( RW==1 )DDi = DMEM[DA]; else DMEM[DA]=DD;
assign DD = (RW == 1 ? DDi : 'b Z);
                                  end
initial begin
                                  initial begin
    $dumpfile("cpu.vcd");
                                  IMEM[0]='b 1100_0000_0000_0000; // IMM R0, [0]
    $dumpvars;
                                  IMEM[1]='b 1100_0001_0000_0001; // IMM R1, [1]
         CK = 0;
                                  IMEM[2]='b 1100_0010_0000_0010; // IMM R2, [2]
         RST = 0;
                                  IMEM[3]='b 1100_0011_0000_0011; // IMM R3, [3]
#5
         RST = 1;
                                  IMEM[4]='b 1100_0100_0000_0100; // IMM R4, [4]
#100
         RST = 0;
                                  IMEM[5]='b 0000_0101_0001_0011; // ADD R5, R1, R3
    #10000 $finish;
                                  IMEM[6]='b 1010_0000_0101_0000; // ST R5, R0
end
                                  end
always @(negedge CK) begin
                                  always #10 CK = \simCK;
         ID = IMEM[IA];
                                  endmodule
end
```

演習7-3: CPUで計算させる

- 1~10までの整数を足し算し結果をデータメモリの0番地に 出力するプログラム
 - R1:アキュムレータ
 - R2:加算する数(初期値1)
 - R3:加数(1)
 - R4:ループ回数(9)
 - R5:ジャンプアドレス(12)
 - R6:ジャンプアドレス(7)
 - R7:出力メモリアドレス(O)

演習7-3: CPUで計算させる

- 1~10までの整数を足し算し結果をデータメモリの0番地に
 - 出力するプログラム
 - R1:アキュムレータ
 - R2:加算する数(初期値1)
 - R3:加数(1)
 - R4:ループ回数(9)
 - R5: ジャンプアドレス(12)
 - R6: ジャンプアドレス(7)
 - R7:出力メモリアドレス(0)

```
IMEM[0]='b 1100_0001_0000_0000; // IMM R1, [0]
IMEM[1]='b 1100_0010_0000_0001; // IMM R2, [1]
IMEM[2]='b 1100_0011_0000_0001; // IMM R3, [1]
IMEM[3]='b 1100_0100_0000_1001; // IMM R4, [9]
IMEM[4]='b 1100_0101_0000_1100; // IMM R5, [12]
IMEM[5]='b 1100_0110_0000_0111; // IMM R6, [7]
IMEM[6]='b 1100_0111_0000_0000; // IMM R7, [0]
IMEM[7]='b 0000_0001_0001_0010; // ADD R1, R1, R2
IMEM[8]='b 0000_0010_0010_0011; // ADD R2, R2, R3
IMEM[9]='b 0001_0100_0100_0011; // SUB R0, R4, R3
IMEM[10]='b 1001_0000_0000_0101; // BR f=0, R5
IMEM[11]='b 1000_0000_0000_0110; // JMP R0, R6
IMEM[12]='b 1010_0000_0001_0111; // ST R1, R7
```

演習7-2のcpu.vを用い

要)

simcpu.vのIMEM[]=部分(CPUに動作させるプログラム)を変更して1~10までの整数を足し算実行をシミュレーションにより確認(提出不

演習7-4:CPUで乗算の実行

• デーメモリO番地のデータと1番地のデータを掛け算して2番地に格納

演習7-2のcpu.vを用い

simcpu.vのIMEM[]=部分(CPUに動作させるプログラム)を変更して課題の乗算をシミュレーションで確認し、

cpu.vおよびIMEM[]=, DMEM[]=部分を切り出してファイルとし、それを提出

演習7-5:発展課題: CPUのパイプライン化

パイプライン化について検討する