Temel OTA Tasarımı

İsim Soyisim: Murat Emre Demirci
Numara: 1316180150
Ders: Analog Tüm Devreler – Ödev 1
Tarih: 02/11/2025

1. Tasarım Özeti

Besleme gerilimleri: VDD = -VSS = 2.5 V
Yük kapasitansı: CL = 5 pF
NMOS teknoloji sabiti: $K'N = 110\ \mu A/V^2$
PMOS teknoloji sabiti: $K'P = 50\ \mu A/V^2$
Eşik gerilimleri: VTHN = 0.7 V, VTHP = -0.7 V
Lambda değerleri: $\lambda N = 0.04\ V^{-1}$, $\lambda P = 0.05\ V^{-1}$
İstenen performans: SR ≥ 15 V/µs, $f_{-3}dB \geq 200$ kHz, $AV = 100^2$, −1.5 V ≤ VICM ≤ 2 V, Pdiss ≤ 1 mW.

2. Analitik Hesaplamalar

Slew Rate hesaplaması (denklem 2.1):
$I_5 = CL \times SR \rightarrow SR = I_5 / CL = 150\ \mu A / 5\ pF = 30\ V/\mu s$.
Giriş transistörleri için gm ve bant genişliği (denklem 2.2, denklem 2. 3):
ID ≈ 75 µA, Vov = 0.20 V alınırsa gm = 2ID / Vov = 0.75 mS.
$f_{-3}dB = gm / (2\pi CL) = 0.00075 / (2\pi \times 5\times10^{-12}) \approx 23.9$ MHz.
M5 için W/L hesapları (denklem 2.4):
Vov = 0.25 V → W/L ≈ 43.6
Vov = 0.15 V → W/L ≈ 121.2
W/L ≈ 448 elde edilmesi için Vov ≈ 0.078 V gerekir (çok küçük, pratik değil).

3. Beklenen Sonuç Özeti

Öğe	Analitik Sonuç	Açıklama
Slew Rate (SR)	≈ 30 V/µs	Gereksinim ≥15 V/µs sağlanıyor
$f_{-3}dB$	≈ 23.9 MHz	Tek uç, ideal tahmin; gerçek devrede düşer
M5 W/L	≈ 44–121 (önerilen)	Vov=0.15–0.25 V aralığında
Tahmini Rout	≈ 166 kΩ	λ=0.04 ve ID=150 µA varsayımıyla
Pdiss	< 1 mW	150 µA × 5 V = 0.75 mW (uygun)

4. Şekil Yer Tutucuları

C:\Users\emred\OneDrive\Masaüstü\Yeni klasör\ANALOG TÜM DEVRELER\ödev 1\ltspice\Ota.net

```
       --- Operating Point ---

V(vin-):        0              voltage
V(n001):        0.817312       voltage
V(vin+):        0              voltage
V(vss):         -2.5           voltage
V(vout):        0.817312       voltage
V(i5):          -1.68269       voltage
V(n002):        1.37298        voltage
V(vdd):         2.5            voltage
Id(M5):         5.66288e-05    device_current
Ig(M5):         0              device_current
Is(M5):         -5.66288e-05   device_current
Ib(M5):         -8.27313e-13   device_current
Id(M6):         0.00015        device_current
Ig(M6):         0              device_current
Is(M6):         -0.00015       device_current
Ib(M6):         -3.88298e-12   device_current
I(Vdd):         -5.66288e-05   device_current
Id(M2):         2.83144e-05    device_current
Ig(M2):         0              device_current
Is(M2):         -2.83144e-05   device_current
Ib(M2):         -2.51e-12      device_current
Id(M3):         2.83144e-05    device_current
Ig(M3):         -0             device_current
Is(M3):         -2.83144e-05   device_current
Ib(M3):         1.69269e-12    device_current
Id(M1):         2.83144e-05    device_current
Ig(M1):         0              device_current
Is(M1):         -2.83144e-05   device_current
Ib(M1):         -2.51e-12      device_current
Id(M4):         2.83144e-05    device_current
Ig(M4):         -0             device_current
Is(M4):         -2.83144e-05   device_current
Ib(M4):         1.69269e-12    device_current
I(CL):          4.08656e-24    device_current
I(IBIAS):       0.00015        device_current
I(Vss):         0.000206629    device_current
```

Şekil 1. DC işletim noktası (.op) sonuçları – transistor akım ve gerilim değerleri

Temel diferansiyel kuvvetlendirici yapısında MOSFET'ler giriş çiftini oluşturur ve bu çift, giriş sinyallerinin farkını akıma dönüştürerek çıkışa iletir. Bu devrede aktif yük olarak kullanılan akım aynası, hem diferansiyel çiftin akımını dengeleyerek simetri sağlar hem de kazancı artırır. Çalışma noktasında görülen değerler, giriş geriliminin sıfır olmasına rağmen çıkış düğümünde yaklaşık **0.82 V**'luk bir denge gerilimi oluştuğunu, akım aynası kollarında ise **-1.6 V** civarında sabitlenen düğümlerle akım yönlendirmesinin sağlandığını gösteriyor. Bu, MOSFET'lerin doyum bölgesinde çalıştığını ve OTA'nın (Operational Transconductance Amplifier) doğru şekilde biaslandığını işaret eder.

Basit OTA yaklaşımında, giriş fark gerilimi (V_{in+} - V_{in-}) doğrudan çıkış akımına dönüştürülür. Burada akım aynası sayesinde giriş çiftinden akan diferansiyel akım, tek uçlu bir çıkışa yönlendirilmiş durumda. Simülasyon sonuçlarında çok sayıda düğümün aynı gerilimde sabitlenmesi, akım aynasının çok kademeli veya paralel MOSFET yapılarıyla kurulmuş olabileceğini düşündürüyor. Bu yapı, hem yüksek çıkış direnci hem de daha kararlı bir transkonduktans elde etmeyi sağlar. Sonuç olarak, elde edilen akım-gerilim değerleri OTA'nın beklenen şekilde çalıştığını, giriş farkına duyarlı bir akım üretip bunu çıkış gerilimine dönüştürdüğünü ortaya koyuyor.

Çıkış direnci akım aynası yükünün sağladığı yüksek empedansla belirlenir ve yaklaşık olarak $r_o \approx 1/(I_D * \lambda)$ ile ifade edilir. Diferansiyel kuvvetlendiricinin küçük-sinyal kazancı $A_V = g_m * r_o$ şeklinde yazılabilir. Buradan görüldüğü gibi, bias akımı ve MOSFET boyutlandırması kazancı doğrudan etkiler. Ayrıca akım aynasının çok kademeli yapısı, çıkış direncini yükselterek kazancı artırır. Bant genişliği ise (g_m) ile orantılı olarak artarken, çıkış düğümündeki kapasitanstan dolayı sınırlanır. Bu nedenle tasarımda (g_m), (r_o) ve yük kapasitansı arasındaki denge, OTA'nın hız ve kazanç performansını belirleyen temel unsurdur.
Bu kazanç-frekans ve faz diyagramı, basit bir MOSFET diferansiyel kuvvetlendiricinin aktif akım aynası yüküyle birlikte OTA (Operational Transconductance Amplifier) davranışını göstermektedir. Bode diyagramının üst kısmındaki kazanç eğrisi, düşük frekanslarda yüksek bir kazanç değerine ulaşıldığını ve frekans arttıkça kazancın azaldığını ortaya koyar. Bu durum, devrenin küçük-sinyal kazancının $A_v = g_m * r_o$ ifadesiyle belirlendiğini ve çıkış düğümündeki kapasitanstan dolayı yüksek frekanslarda kazancın düşmeye başladığını gösterir.

Alt kısımdaki faz eğrisi ise giriş ve çıkış arasındaki faz farkını ortaya koyar. Düşük frekanslarda faz yaklaşık 0° civarında iken, frekans yükseldikçe kapasitan etkiler nedeniyle faz kayması artar ve -90°'lere doğru yaklaşır. Bu, OTA'nın tipik frekans cevabıdır ve kararlılık analizi açısından kritik bir göstergedir. Faz marjı ve kesim frekansı, kuvvetlendiricinin hız ve kararlılık performansını belirleyen temel parametrelerdir.

Sonuç olarak, bu diyagram OTA'nın düşük frekansta yüksek kazanç sağlayabildiğini, ancak frekans arttıkça hem kazanç hem de fazın sınırlayıcı etkilerle değiştiğini göstermektedir. Bu davranış, MOSFET diferansiyel çiftin transkonduktansı ve akım aynasının sağladığı yüksek çıkış direnci ile belirlenirken, yük kapasitansı ve parasitikler üst frekans sınırını şekillendirir. Bu nedenle tasarımda kazanç, bant genişliği ve kararlılık arasında dikkatli bir denge kurulması gerekir.



Şekil 2. AC Bode grafiği – kazanç ve faz vs frekans



Şekil 3. Slew Rate grafiği – transient step yanıtı

Bu transient analiz grafiği, basit bir MOSFET diferansiyel kuvvetlendiricinin (OTA) step girişine verdiği zaman domeni yanıtını göstermektedir. Çıkış dalga şekli üçgen benzeri bir eğilim sergileyerek, devrenin slew rate (SR) sınırlamasını ortaya koymaktadır. Slew rate, çıkış geriliminin birim zamanda ulaşabileceği maksimum değişim hızıdır ve genellikle $SR = \frac{I_{bias}}{C_L}$ ifadesiyle tanımlanır. Burada bias akımı OTA'nın giriş diferansiyel çiftinden ve akım aynasından sağlanırken, yük kapasitansı çıkış düğümünde sınırlayıcı rol oynar.

Grafikte görülen doğrusal yükselme ve düşme bölgeleri, çıkışın giriş adımına anında cevap veremediğini, bunun yerine akım sınırlaması nedeniyle belirli bir eğimle yükselip alçaldığını gösterir. Bu durum, özellikle yüksek frekanslı veya büyük genlikli giriş sinyallerinde devrenin hız performansını belirler. Fazla büyük yük kapasitansı veya düşük bias akımı, slew rate'i düşürerek çıkışın yavaşlamasına neden olur.

Sonuç olarak, bu step yanıtı OTA'nın dinamik sınırlarını gözler önüne sermektedir. Küçük sinyal analizinde yüksek kazanç ve geniş bant genişliği elde edilebilse de, büyük sinyal koşullarında slew rate sınırlaması baskın hale gelir. Bu nedenle tasarımcı, hedeflenen uygulamaya göre bias akımını ve yük kapasitesini optimize ederek hem kararlılık hem de hız açısından uygun bir denge kurmalıdır.



Şekil 4. ICMR grafiği – Vcm sweep sonucu

Bu grafikte görülen sonuç, basit bir MOSFET diferansiyel kuvvetlendiricinin (OTA) ICMR (Input Common-Mode Range) karakteristiğini ortaya koymaktadır. Vcm sweep analizi, giriş ortak-mod geriliminin değişimine karşı çıkışın nasıl davrandığını gösterir. Diferansiyel çiftin MOSFET'leri belirli bir aralıkta doyum bölgesinde kalabildiği sürece OTA doğru çalışır ve çıkış sinyali lineer bölgede kalır. Bu aralık, giriş transistörlerinin eşik gerilimi (V_{th}), bias akımı ve akım aynasının sağladığı çalışma koşullarıyla belirlenir.

Grafikte giriş ortak-mod gerilimi alt sınıra yaklaştığında, MOSFET'ler kesime yaklaşarak çıkış salınımını bozar; üst sınıra yaklaşıldığında ise transistörler doyumdan çıkıp triyod bölgesine kayar ve kazanç düşer. Bu nedenle ICMR, OTA'nın giriş sinyalini doğru işleyebileceği güvenli gerilim penceresini tanımlar. Özellikle düşük gerilimli tasarımlarda bu pencere daralır ve tasarımcı, hem giriş transistörlerinin boyutlandırmasını hem de akım aynasının bias koşullarını dikkatle seçmek zorundadır.

Sonuç olarak, bu Vcm sweep analizi OTA'nın hangi giriş ortak-mod seviyelerinde kararlı ve lineer çalıştığını göstermektedir. Elde edilen ICMR aralığı, devrenin uygulama alanını doğrudan etkiler; örneğin düşük gerilimli taşınabilir sistemlerde geniş ICMR kritik öneme sahiptir. Tasarımcı, hedeflenen uygulamaya göre bu aralığı optimize ederek hem giriş sinyalini kapsayacak hem de kararlılığı koruyacak şekilde devreyi boyutlandırmalıdır.

Slew rate $SR = \frac{I_5}{C_L}$ denklem(4.1)

First stage gain $Av1 = \frac{-2gm1}{gds2 + gds4} = \frac{-2gm1}{I_5(l2 + l4)}$ denklem(4.2)

Positive CMR $Vin(max) = VDD\ 2 - \sqrt{\frac{I5}{B3}} - \|VT03\|(max) + VT1(min)$ denklem(4.3)

Negative CMR $Vin(min) = VSS + \sqrt{\frac{I5}{B1}} + VT1(max) + VDS5(sat)$ denklem(4.4)

$S3 = (W/L)3 = \frac{I5}{(K\prime 3)\ [VDD - Vin(max) - \|VT03(max)\| + VT1(min)]\text{^}2}$ denklem(4.5)

$S1 = (W/L)1 = \frac{g2\ m1}{(K\prime 1)(I5)}$ denklem(4.6)

5. Tartışma

Analitik değerlendirme, seçilen parametrelerin ödevde verilen gereksinimleri karşıladığını göstermektedir. Slew rate hedefi rahatlıkla sağlanmakta, güç sınırı aşılmamaktadır. M5 için çok yüksek W/L değeri yerine daha makul bir overdrive (0.15–0.25 V) seçilerek kısa-kanal etkileri azaltılabilir. Gerçek SPICE simülasyonlarında, bu sonuçlar model parametrelerine bağlı olarak yeniden doğrulanmalıdır.

6. Sonuç

Bu çalışma, Temel OTA tasarımının analitik aşamasını ve temel boyutlandırma prensiplerini göstermektedir.