


Bilgisayar Bilimleri ve Sayısal Sistemler Eğitimi için Yenilikçi Yöntemler



VERİ AKIŞI TASARIM

*telisatir
F((Bner C) xor (not (B) and A);

1. Aşağıda verilen lojik devre tasarımını;



- a) VHDL kullanarak gerçekleştiriniz.
- b) Testbench dosyası oluşturunuz.

LIBRARY ieee;

USE ieee.std logic 1164.ALL;

ENTITY tb uyg1 IS

END tb uyg1;

ARCHITECTURE behavior OF tb_uyg1 IS

COMPONENT uyg1

PORT(

a: IN std logic;

b: IN std logic;

c: IN std logic;

f: OUT std logic

1;

END COMPONENT;

signal a : std logic := '0';

signal b : std_logic := '0';

signal c : std logic := '0';

signal f: std_logic;

BEGIN

uut: uyg1PORT MAP (

a => a, b => b, c => c, f => f);

stim proc: process

begin

wait for 100 ns;

 $A \le '0'; B \le '0'; C \le '0'; wait for 20 ns;$

 $A \le '0'$; $B \le '0'$; $C \le '1'$; wait for 20 ns;

 $A \le '0'$; $B \le '1'$; $C \le '0'$; wait for 20 ns;

 $A \le '0'$; $B \le '1'$; $C \le '1'$; wait for 20 ns;

 $A \le '1'$; $B \le '0'$; $C \le '0'$; wait for 20 ns;

A <= '1'; B <= '0'; C <= '1'; wait for 20 ns;

A <= '1'; B <= '1'; C <= '0'; wait for 20 ns;

A <= '1'; B <= '1'; C <= '1'; wait for 20 ns;

A <= '0'; B <= '0'; C <= '0';

wait;


end process;

END;

c) Tasarımı board üzerinde aşağıda verilen giriş/çıkışlara bağlı kalarak gerçekleştiriniz.







Led 1 (= (not sw2 and not sw1) or (not sw2 and not sw0) or ...

etilet Ulit: ikim port map (sw2=) sw2, sw1=) sw1, sw0=) sw0, led 1=) led1, led 0=) led0);

* Test bench creation drye anot "DOLLOS"




1-11 EYLÜL 2021

Bilgisayar Bilimleri ve Sayısal Sistemler Eğitimi için Yenilikçi Yöntemler

men faitla sellinde de

2. 3 adet switch bulunmaktadır. Bu 3 switchten yalnızca bir tanesi ON durumuna geldiğinde Led1 aktif olması istenmektedir. Yine bu 3 switchin tümü ON durumuna geçtiğinde Led0 ın aktif hale gelmesi istenmektedir.



SWO SW1 ON (1) OFF (0)

LED1 LEDO

0

0

a) Gerekli tasarımı VHDL kullanarak gerçekleştiriniz.

b) Testbench dosyası oluşturunuz.

c) Tasarımı board üzerinde aşağıda verilen giriş/çıkışlara bağlı kalarak gerçekleştiriniz.

Wednesday the state of the suzz and not


3. Bir güvenlik sisteminde 8 adet switch ve 8 adet lamba bulunmaktadır.

Switchlerin konumu şu şekildedir : 01101011


Eğer sisteme doğru giriş yapılırsa tüm ledlerin aktif olması sağlanacaktır. Aksi halde hiçbir led aktif olmayacaktır.

ON (1) OFF (0)		sw6	SW5	SW4	sw3	SW2	sw1	swo
	LED7	PED 6	LEDS	LED4	LED3	LED2	LED1	LED0

- a)Gerekli tasarımı VHDL kullanarak gerçekleştiriniz.
- b) Testbench dosyası oluşturunuz.
- c) Tasarımı board üzerinde aşağıda verilen giriş/çıkışlara bağlı kalarak gerçekleştiriniz.









1-11 EYLÜL 2021








- 4. with-select yapısını kullanarak doğruluk tablosu verilen Enable girişi ile aktif hale gelen 3x8 Decoder tasarımını;
- a) VHDL kullanarak gerçekleştiriniz.
- b) Testbench dosyası oluşturunuz.
- c) Tasarımı board üzerinde aşağıda verilen giriş/çıkışlara bağlı kalarak gerçekleştiriniz.



Inputs			Outputs								
EN	A	В	С	Y,	Y6	Ys	Y ₄	Y ₃	Y ₂	Y ₁	Yo
0	×	×	×	0	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	0	0	0	0	0	0	1	0
1	0	1	0	0	0	0	0	0	1	0	0
1	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0
1	1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0

5. with-select yapısını kullanarak doğruluk tablosu verilen 1X8 demux tasarımını;



Sel ₂	Selı	Selo	F7	Fe	F ₅	F4	F ₃	F ₂	Fı	Fo
0	0	0	0	0	0	0	0	0	0	A
Ö	0	1	0	0	0	0	0	0	A	0
Õ	1	0	0	0	0	0	0	A	0	0
õ	1	1	0	0	0	0	A	0	0	0
1	0	0	0	0	0	A	0	0	0	0
7	Õ	1	0	0	A	0	0	0	0	0
1	1	Ó	0	A	0	0	0	0	0	0
1	1	1	A	0	0	0	0	0	0	0

- a) VHDL kullanarak gerçekleştiriniz.
- b) Testbench dosyası oluşturunuz.
- c) Tasarımı board üzerinde aşağıda verilen giriş/çıkışlara bağlı kalarak gerçekleştiriniz.



