Cap. 01 – Computer System Overview

- 1.1 Basic Elements
- 1.2 Evolution of the Microprocessor
- 1.3 Instruction Execution
- 1.4 Interrupts
- 1.5 The Memory Hierarchy
- 1.6 Cache Memory
- 1.7 Direct Memory Access
- 1.8 Multiprocessor and Multicore Organization


Luís F. Faina - 2021 Pg. 1/72

Referências Bibliográficas

- Operating Sytems Internals and Design Principles. William Stallings.
 7th, Prentice-Hall 2012.
- Instructor Resources Operating Systems 7th http://williamstallings.com/OperatingSystems/OS7e-Instructor/


Luís F. Faina - 2021 Pg. 2/72

- "sistema operacional" .. software que explora os recursos de hardware de um ou mais processadores, memória e dispositivos de entrada/saída para prover um conjunto de serviços aos usuários.
- "elemento básico" .. processador, memória e entrada/saída




Luís F. Faina - 2021 Pg. 3/72

- "processor" .. controla as operações do computador e realiza o processamento de dados através de um ou mais pro essadores.
- "main memory" .. armazena dados e programa, sendo assim tipicamente volátil, daí também a denominação de memória real.




Luís F. Faina - 2021 Pg. 4/72

- "basic elements" .. processador, memória e entrada/saída
- "input/output" .. externo, podendo este ser move dados entre o computador e o ambiente constituído de uma variedade de dispositivos incluindo memória secundária e equipamentos de interconexão.



Luís F. Faina - 2021 Pg. 5/72

- "elemento básico" .. processador, memória e entrada/saída.
- "system bus" .. estruturas e mecanismos que possibilitam a interconexão entre processadores, memória principal e entrada/saída.



Luís F. Faina - 2021 Pg. 6/72

- "registradores" .. são mais rápidos que a memória principal, mas em contra-partida armazenam menor quantidade de informações.
- "user-visible registers" .. possibilitam ao programador de linguagem \ assembly ou de máquina minimizar referências à memoória principal otimizando o uso de registradores.
- "control and status registers" ... utilizado pelo processador para controlar as operações desempenhadas pelo mesmo e conceder às rotinas do sistema operacional o controle da execução de programas.

Luís F. Faina - 2021 Pg. 7/72

- "user-visible registers" .. podem ser referenciados pela linguagem de máquina e estão disponíveis para todos os programas, sejam eles programas aplicativos ou programas do sistema.
- "registradores de dados" .. podem ser atribuídos pelo programador para muitas funções, sejam elas de propósito geral ou não.
- "registradores de índice" .. acomodam os endereços de dados e instruções da memória principal ou informações utilizadas para calcular endereços (referências à memória principal).
- "registradores de códigos de condição" .. parcialmente visíveis aos usuários, condição são bits modicados pelo hardware do processador como resultado da execução de operações.

Luís F. Faina - 2021 Pg. 8/72

- "controle e status de registradores" .. há uma grande variedade de registradores para controlar as operações do processador, que na grande maioria das máquinas não é visível para os seus usuários.
- alguns deles são acessíveis por instruções de máquina executadas no modo de controle, podendo apresentar diferentes organizações e terminologias conforme a arquitetura e organização dos computadores.
- "program counter register" .. endereço de instrução a ser buscada.
- "instruction register" .. instrução mais recente já buscada.
- MAR, MBR, IO Address Register e IO Buer Register
- "program status word" .. contém informações de status e códigos de execução, p.ex., bit que habilita/desabilita interrupção.

Luís F. Faina - 2021 Pg. 9/72

- ... em máquinas que utilizam múltiplos tipos de interrupções, é comum encontrarmos registradores de interrupção com um ponteiro para cada rotina de tratamento.
- ... se a pilha for utilizada para implementar certas funções, p.ex., chamada de procedimento, faz-se necessário o ponteiro de pilha.
- ... outro aspecto é o hardware de gerenciamento de memória, que também exige registradores dedicados.
- .. finalmente, registradores são também utilizados para o controle de operações de entrada e saída de sistema.

• "conclusão" .. vários são os fatores que contribuem para o projeto da organização dos registradores de status e controle, dentre eles, "operating system support" e "allocation of control information".

Luís F. Faina - 2021 Pg. 10/72

1 – Computer System Overview / 1.2 - Evolution of the Microprocessor 1.2 - Evolution of the Microprocessor

- "revolução do hardware" .. na computação portátil e de mesa com a invenção do microprocessador (um processador em um único chip).
- "evolução" .. contínua a ponto de agora serem muito mais rápidos para a maioria dos cálculos devido à física envolvida na movimentação de informações em intervalos de tempo abaixo dos nanossegundos.
- "evolução" .. multiprocessadores onde cada chip (soquete) contém vários processadores (núcleos), cada um com vários níveis de caches.
- ... cada um dos vários níveis de caches, e vários processadores lógicos compartilhando as unidades de execução de cada núcleo.

 e.g., em 2010, não era incomum que até mesmo um laptop tivesse 2 ou 4 núcleos, cada um com 2 threads de hardware, para um total de 4 ou 8 processadores lógicos.

Luís F. Faina - 2021 Pg. 11/72

1 – Computer System Overview / 1.2 - Evolution of the Microprocessor ... 1.2 - Evolution of the Microprocessor

- "Graphical Processor Unit" .. unidades de processamento gráfico fornecem computação eficiente em matrizes de dados usando técnicas como Single Instruction Multiple Data (SIMD).
- ... não são mais usadas apenas para renderização de gráficos, mas também no processamento numérico geral, como simulações de física para jogos ou cálculos em planilhas grandes.
- "evolução contínua" .. processadores e GPUs não são o fim da história computacional do PC Moderno.
- ... **Digital Signal Processors** (DSPs) também estão presentes, para lidar com sinais de "streaming" como áudio ou vídeo.

Luís F. Faina - 2021 Pg. 12/72

1 – Computer System Overview / 1.2 - Evolution of the Microprocessor ... 1.2 - Evolution of the Microprocessor

- DSPs já eram integrados a Dispositivos de I/O, como MoDems, mas também estão se tornando dispositivos computacionais de primeira classe, especialmente em dispositivos portáteis.
- "tendência" .. dispositivos computacionais especializados coexistem com a CPU para oferecer suporte, p.ex., para codecs de áudio e vídeo ou fornecendo suporte para criptografia e segurança.
- "dispositivos portáteis" .. para atender os seus requisitos, o microprocessador clássico está dando lugar ao "System on a Chip" (SoC).
- ... onde não apenas as CPUs e caches estão no mesmo chip, mas também muitos dos outros componentes do sistema, como DSPs, GPUs, dispositivos de I/O e memória principal.

Luís F. Faina - 2021 Pg. 13/72

- "processador" .. função básica é a execução de programas, que por sua vez é um conjunto de instruções armazenadas em memória.
- .. na forma mais simples, a execução de um programa consiste:
 - 1) processador lê uma instrução da memória principal.
 - 2) processador executa a instrução lida da memória.
- ... instrução buscada é carregada no Instruction Register (IR).





Figure 1.2 Basic Instruction Cycle

Luís F. Faina - 2021 Pg. 14/72

- Instrução (objeto de busca) contém bits que especificam a ação que o processador deve realizar, logo, cabe ao processador interpretar a instrução e executar as ações necessárias.
- "maioria das ações" se enquadram em quatro categorias:
- "processor memory" .. dados podem ser transferidos do processador para a memória ou da memória para o processador.
- "processor I/O" .. dados podem ser transferidos de ou para um periférico, ou seja, processador e um módulo de I/O.
- "data processing" .. processador pode realizar algumas operações aritméticas ou lógicas informação sobre os dados.
- "control" .. uma instrução pode especificar que a seqüência de execução de instruções seja alterada.

Luís F. Faina - 2021 Pg. 15/72

- e.g., considere uma máquina hipotética com as características discriminadas na sequência e com instruções de 16 bits.
- .. código de operação com 04 bits (mais significativos).



Program counter (PC) = Address of instruction Instruction register (IR) = Instruction being executed Accumulator (AC) = Temporary storage

(c) Internal CPU registers

0001 = Load AC from memory 0010 = Store AC to memory 0101 = Add to AC from memory


(d) Partial list of opcodes

Luís F. Faina - 2021 Pg. 16/72

- e.g., seja a execução parcial de um programa com indicações dos registros do processador (Program Counter, Instruction Register) bem da memória (Memory Address Register / Memory Buffer Register).
- .. fragmento de programa adiciona o conteúdo da palavra de memória no endereço 940 (MAR) ao conteúdo da palavra de memória no endereço 941 (MAR) e armazena o resultado na última localização.
- .. são necessárias três instruções, que podem ser descritas como três estágios de busca / "fetch" e três de execução / "execution", totalizando 06 estágios ao todo ("fetch" + "execution").
- 1940 (decimal) ou 0001.1001.0100.0000 (binário)
- 5941 (decimal) ou 0101.1001.0100.0001 (binário)
- 2941 (decimal) ou 0010.1001.0100.0001 (binário)

Luís F. Faina - 2021 Pg. 17/72


- "STEP 1" .. PC contém 300, ou seja, o endereço da 1a instrução, cujo valor é 1940 em hexadecimal, logo, é carregada no IR » PC = PC+1.
- "observação" .. este processo envolve o uso de um registro de endereço de memória (MAR)



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 18/72


- "STEP 2" .. Os primeiros 4 bits (primeiro dígito hexadecimal) no IR indicam que o AC deve ser carregado da memória.
- ... 12 bits restantes (três dígitos hexadecimais) especificam o endereço de memória, ou seja, 940.



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 19/72


- "STEP 3" .. busca da próxima instrução (5941) do endereço de memória 301 e, na sequência, PC é incrementado para apontar para a próxima instrução, ou seja, instrução do endereço 301.
- .. incremento de PC para o valor 301 aconteceu na STEP 2.



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 20/72


- "STEP 4" .. instrução (5941) e objeto de busca no STEP 3 é executada nesta passo, por isso, IR (Instruction Register) = 5941.
- .. conteúdo antigo do AC é somado ao conteúdo da localização de memória 941 e armazenado no próprio AC.



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 21/72


- "STEP 5" .. busca da próxima instrução (2941) no endereço de mémória 302 e, na sequência, PC é incrementado para apontar para a próxima instrução, ou seja, instrução do endereço 303.
- .. 12 bits restantes (três dígitos hexadecimais) especificam o endereço de memória, ou seja, 940.



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 22/72

- "STEP 6" .. no estágio de execução o conteúdo de AC = 5 é armazenado na posição de memória 941.
- .. 12 bits restantes (três dígitos hexadecimais) especificam o endereço de memória, ou seja, 940.



Example of Program Execution (contents of memory and registers in hexadecimal)

Luís F. Faina - 2021 Pg. 23/72


$1- \hbox{Computer System Overview / 1.4 - Interrupts} \\ 1.4- Interrupts$

- "constatação" .. praticamente todos os computadores fornecem um mecanismo pelo qual módulos (p.ex., I/O, memória) interrompem o sequenciamento normal do processador.
- .. tabela sintetiza as classes mais comuns de interrupções.

Program	Generated by some condition that occurs as a result of an instruction execution, such as:arithmetic overflow, division by zero, attempt to execute an illegal machine instruction, and reference outside a user's allowed memory space.
Timer	Generated by a timer within the processor. This allows the operating system to perform certain functions on a regular basis.
1/0	Generated by an I/O controller, to signal normal completion of an operation or to signal a variety of error conditions.
Hardware failure	Generated by a failure, such as power failure or memory parity error.

Luís F. Faina - 2021 Pg. 24/72


- "no interrupts" .. programa do usuário executa uma série de chamadas WRITE intercaladas com processamento.
- ... linhas verticais sólidas representam segmentos de código em um programa que não envolvem I/O (segmentos 1, 2 e 3).
- Chamadas WRITE são para uma rotina de I/O que é um utilitário do sistema e que executará a operação de E / S real.
- "4" .. sequência de instruções para preparar a operação de I/O, ou seja, copia de dados a serem produzidos em um buffer e preparação de parâmetros para um comando de I/O.



(a) No interrupts

Luís F. Faina - 2021 Pg. 25/72


- "interrupts short I/O wait" .. processador está envolvido na execução de instruções enquanto uma I/O está em andamento.
- ... programa do usuário atinge um ponto em que faz uma chamada de sistema na forma de uma chamada WRITE.
- ... programa de I/O consiste apenas no código de preparação e no comando de I/O.
- ... após a execução dessas poucas instruções, o controle retorna ao "user program".
- ... enquanto isso, o dispositivo I/O está ocupado aceitando dados da memória do computador e imprimindo-os.



(b) Interrupts; short I/O wait

Luís F. Faina - 2021 Pg. 26/72


- "interrupts short I/O wait" .. processador está envolvido na execução de instruções enquanto uma I/O está em andamento.
- "conclusão" ... esta operação de I/O é conduzida simultaneamente com a execução de instruções no programa do usuário.
- "interrupção" .. quando o dispositivo I/O está pronto, ou seja, quando está pronto para aceitar mais dados do processador, o módulo de I/O envia um sinal de solicitação de interrupção ao processador.



(b) Interrupts; short I/O wait

Luís F. Faina - 2021 Pg. 27/72


 ... processador suspende a operação do programa atual, devia para uma rotina para atender o I/O (manipulador de interrupção) e retoma a execução original após o dispositivo ser reparado.



Luís F. Faina - 2021 Pg. 28/72

1 - Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


- "interrupts short I/O wait" .. processador está envolvido na execução de instruções enquanto uma I/O está em andamento.
- ... pontos em que essas interrupções ocorrem são indicados por "X" na Figura.
- "fato" .. uma interrupção pode ocorrer em qualquer ponto do programa principal, não apenas em uma instrução específica.



(b) Interrupts; short I/O wait

Luís F. Faina - 2021 Pg. 29/72


• "conclusão" .. para o programa do usuário, uma interrupção suspende a seqüência normal de execução, que por sua vez é retomada, .. quando o processamento da interrupção é concluído.



Luís F. Faina - 2021 Pg. 30/72

1 - Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


- "interrupts long I/O wait" .. processador está envolvido na execução de instruções enquanto uma I/O está em andamento.
- ... pontos em que essas interrupções ocorrem são indicados por "X" na Figura.
- "fato" .. uma interrupção pode ocorrer em qualquer ponto do programa principal, não apenas em uma instrução específica.



(c) Interrupts; long I/O wait

Luís F. Faina - 2021 Pg. 31/72


$1-\text{Computer System Overview / } 1.4-\text{Interrupts} \\ \dots \ 1.4-\text{Interrupts}$



Luís F. Faina - 2021 Pg. 32/72


1 - Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts

- "para tratar uma interrupção" .. para acomodar interrupções, um estágio de interrupção é adicionado ao ciclo de instrução.
- .. no estágio de interrupção, o processador verifica se alguma interrupção ocorreu, indicada pela presença de um sinal de interrupção.
- .. se nenhuma interrupção estiver pendente, o processador segue para o estágio de busca da próxima instrução do programa.



Luís F. Faina - 2021 Pg. 33/72


- "interrupção pendente" .. processador suspende a execução do programa atual e executa uma rotina de tratamento de interrupções.
- .. rotina do tratamento de interrupções (interrupt-handler) geralmente faz parte do sistema operacional.



Luís F. Faina - 2021 Pg. 34/72

1 - Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


- "interrupção pendente" .. processador suspende a execução do programa atual e executa uma rotina de tratamento de interrupções.
- .. rotina do tratamento de interrupções (interrupt-handler) geralmente faz parte do sistema operacional.



Luís F. Faina - 2021 Pg. 35/72

1 - Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


- "sobrecarga" .. instruções extras devem ser executadas (no tratador de interrupção) para determinar a natureza da interrupção e para decidir sobre a ação apropriada.
- ... no entanto, devido ao tempo relativamente grande desperdiçado simplesmente aguardando uma operação de I/O, o processador pode ser empregado com muito mais eficiência com o uso de interrupções.



Luís F. Faina - 2021 Pg. 36/72

1 – Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


 "ganho em eficiência" .. considere a figura, que é um diagrama de tempo baseado no fluxo de controle das Figs. a e b.



Luís F. Faina - 2021 Pg. 37/72

1 – Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts


 "ganho em eficiência" .. considere a figura, que é um diagrama de tempo baseado no fluxo de controle das Figs. a e c.



Luís F. Faina - 2021 Pg. 38/72

1 – Computer System Overview / 1.4 - Interrupts ... 1.4 - Interrupts

• "interrupt trigger" .. uma interrupção dispara vários eventos, tanto no hardware do processador quanto no software.



Luís F. Faina - 2021 Pg. 39/72

1 – Computer System Overview / 1.4 - Interrupts 1.4 - Interrupts

- Program Status Word (PSW) .. contém informações de "status" sobre o processo em execução no momento.
- .. incluindo informações de uso de memória, códigos de condição e outras informações de "status", como um bit de ativação / desativação de interrupção e um bit de modo kernel / usuário.

Luís F. Faina - 2021 Pg. 40/72

- As restrições de "design" na memória de um computador podem ser resumidas em três perguntas: Quanto? Quão rápido? Quão caro?
- "condições de contorno" .. podem ser resumidas em 03 características principais, a saber: capacidade, tempo de acesso e custo.
- ... uma variedade de tecnologias é usada para implementar sistemas de memória e, em todo esse espectro, as relações se mantêm:
- tempo de acesso mais rápido » maior custo por bit.
- maior capacidade » menor custo por bit.
- maior capacidade » velocidade de acesso mais lenta.

Luís F. Faina - 2021 Pg. 41/72

- "dilema do projetista" .. deseja usar tecnologias de memória que forneçam memória de grande capacidade, porque a capacidade é necessária e porque o custo por bit é baixo.
- .. no entanto, para atender aos requisitos de desempenho, o projetista precisa usar memórias caras e de capacidade relativamente menor com tempos de acesso rápidos.

• "solução" .. não depender de um único componente ou tecnologia de memória, mas empregar uma hierarquia de memória.

Luís F. Faina - 2021 Pg. 42/72

- "hierarquia típica" .. ilustrada a seguir, ou seja, à medida que se desce na hierarquia, ocorre o seguinte:
 - a. custo decrescente por bit;
 - b. aumentando a capacidade;
 - c. aumentando o tempo de acesso;
 - d. diminuição da frequência de acesso à memória pelo processador

	Registers
Inboard Memory	Cache
	Main Memory
Outboard Storage	Magnetic Disk CD-ROM / CD-RW DVD-RW / DEV-RAM Blu-Ray
Off-line Storage	Magnetic Tape

Luís F. Faina - 2021 Pg. 43/72

- e.g., suponha um processador com acesso a dois níveis de memória, onde o nível 1 contém 1.000 bytes e tempo de acesso de 0,1 μs e o nível 2 contém 100.000 bytes e tempo de acesso de 1 μs.
- .. suponha que se um byte está no nível 1, o processador o acessa diretamente, mas se estiver no nível 2, o byte é primeiro transferido para o nível 1 e depois acessado pelo processador.
- .. para simplificar, ignoramos o tempo necessário para o processador determinar se o byte está no nível 1 ou no nível 2.
- .. se 95% dos acessos à memória for na cache (H 0,95), então, o tempo médio para acessar um byte pode ser expresso como:
 (0,95) (0,1 μs) + (0,05) (0,1 μs + 1 μs) = 0,095 + 0,055 = 0,15 μs

Luís F. Faina - 2021 Pg. 44/72


- "princípio da localidade de referência" .. durante o curso da execução de um programa, as referências à memória pelo processador, tanto para instruções quanto para dados, tendem a se agrupar.
- .. programas geralmente contêm vários loops iterativos e sub-rotinas.
- .. depois que um loop ou sub-rotina é inserido, há referências repetidas a um pequeno conjunto de instruções.
- .. de forma similar, operações em tabelas e matrizes envolvem acesso a um conjunto agrupado de bytes de dados.
- .. por um longo período de tempo, os clusters em uso mudam, mas por um curto período de tempo, o processador está trabalhando principalmente com clusters fixos de referências de memória.

Luís F. Faina - 2021 Pg. 45/72

- "memória cache" .. embora seja invisível para o sistema operacional, ela interage com outro hardware de gerenciamento de memória.
- .. adicionalmente, muitos dos princípios usados nos esquemas de memória virtual (Capítulo 08) também são aplicados na cache.
- "ciclo de instrução" .. processador acessa a memória pelo menos uma vez, para buscar a instrução, e freqüentemente uma ou mais vezes adicionais, para buscar operandos e / ou armazenar resultados.
- .. taxa na qual o processador pode executar instruções é claramente limitada pelo tempo de ciclo da memória, ou seja, tempo para ler uma palavra ou escrever uma palavra na memória.
- "**problema**" .. incompatibilidade persistente entre as velocidades do processador e da memória principal.


Luís F. Faina - 2021 Pg. 46/72

- "princípio" .. tempo de acesso à memória próximo ao das memórias mais rápidas e, ao mesmo tempo, suporta um tamanho de memória grande que tem o preço de tipos mais baratos de memórias.
- .. há uma memória principal relativamente grande e lenta junto com uma memória cache menor e mais rápida - cache contém uma cópia de uma parte da memória principal.




Luís F. Faina - 2021 Pg. 47/72


- "localidade de referência" .. quando um bloco é buscado no cache para satisfazer uma única referência de memória, é provável que muitas das referências de um futuro próximo sejam para outros bytes no bloco.
- "**níveis de cache**" .. figura descreve o uso de vários níveis de cache, cache L2 é mais lento e normalmente maior do que o cache L1, e o cache L3 é mais lento e geralmente maior do que o cache L2.



Luís F. Faina - 2021 Pg. 48/72


 "estrutura cache / memória principal" .. memória principal consiste em até 2ⁿ palavras endereçáveis, com cada palavra tendo um endereço de n bits exclusivo.






Luís F. Faina - 2021 Pg. 49/72


 .. para o propósito de mapeamento, esta memória consiste em um número de blocos de comprimento fixo de K palavras cada, ou seja, existem blocos M = 2ⁿ / K.






Luís F. Faina - 2021 Pg. 50/72

 .. cache consiste em "C" slots C (linhas) de K palavras cada, e o nro. de slots é consideravelmente menor que o número de blocos de memória principal (C << M).





Luís F. Faina - 2021 Pg. 51/72


- "constatação" .. algum subconjunto dos blocos da memória principal reside nos slots do cache.
- .. se uma palavra em um bloco de memória que não está no cache for lida, esse bloco será transferido para um dos slots do cache.
- .. como aqui há mais blocos do que slots, um slot individual não pode ser exclusivo e permanentemente dedicado a um bloco específico.
- "conclusão".. cada slot inclui uma etiqueta que identifica qual bloco específico está sendo armazenado no momento.
- .. geralmente a tag um nro. de bits de ordem superior do endereço e se refere a todos os endereços que começam com aquela sequência.

Luís F. Faina - 2021 Pg. 52/72

- "conclusão".. cada slot inclui uma etiqueta que identifica qual bloco específico está sendo armazenado no momento.
- .. geralmente a tag um nro. de bits de ordem superior do endereço e se refere a todos os endereços que começam com aquela sequência.
- e.g., suponha que tem-se um endereço de 6 bits e uma tag de 2 bits, p.ex., a etiqueta "01" e os demais bits devem variar.
- .. para a etiqueta 01, tem-se um bloco com os seguintes endereços:
- 010000, 010001, 010010, 010011, 010100, 010101, 010110, 010111, 011000, 011001, 011010, 011011, 011100, 011101, 011110, 011111.


Luís F. Faina - 2021 Pg. 53/72

 "operação de leitura" .. processador gera o endereço, RA, de uma palavra a ser lida, e caso esteja contida no cache, a palavra será entregue ao processador.



Luís F. Faina - 2021 Pg. 54/72

 .. caso contrário, o bloco que contém essa palavra é carregado no cache e a palavra é entregue ao processador.



Luís F. Faina - 2021 Pg. 55/72

1 – Computer System Overview / 1.7 - Direct Memory Access 1.7 - Direct Memory Access

- 03 técnicas são possíveis para operações de I/O:
- "programmed I/O" .. módulo de I/O executa a ação solicitada e então define os bits apropriados no registro de status de I/O, mas não executa nenhuma ação adicional para alertar o processador.
- .. com I/O programada, o processador tem que esperar muito tempo para que o módulo de I/O em questão esteja pronto para recepção ou transmissão de mais dados.
- .. cabe ao processador, enquanto espera, interrogar repetidamente o status do módulo de I/O, ou seja, o nível de desempenho de todo o sistema é severamente degradado.

Luís F. Faina - 2021 Pg. 56/72

1 – Computer System Overview / 1.7 - Direct Memory Access ... 1.7 - Direct Memory Access

- 03 técnicas são possíveis para operações de I/O:
- "interrupt driven I/O" .. processador emite um comando de I/O para um módulo e, em seguida, realizar algum outro trabalho útil.
- .. módulo de I/O interromperá o processador para solicitar serviço quando estiver pronto para trocar dados com o processador.
- .. processador então executa a transferência de dados, como antes, e então retoma o processamento anterior.
- "eficiência" .. embora mais eficiente do que a I/O programada, ainda requer a intervenção ativa do processador para transferir dados entre a memória e um módulo de I/O, e com a participação do processador.

Luís F. Faina - 2021 Pg. 57/72

1 – Computer System Overview / 1.7 - Direct Memory Access ... 1.7 - Direct Memory Access

- 03 técnicas são possíveis para operações de I/O:
- "Direct Memory Access" .. função de acesso direto a memória pode ser executado por um módulo separado no barramento do sistema ou pode ser incorporada a um módulo de I/O.
- .. quando o processador deseja ler ou gravar um bloco de dados, ele emite um comando ao módulo DMA, enviando ao módulo DMA as seguintes informações:
 - a) se uma leitura ou gravação é solicitada;
 - b) endereço do dispositivo I/O envolvido;
 - c) local inicial na memória para ler ou gravar dados;
 - d) número de palavras a serem lidas ou escritas.

Luís F. Faina - 2021 Pg. 58/72

1 – Computer System Overview / 1.7 - Direct Memory Access ... 1.7 - Direct Memory Access

- .. ao delegar a operação de I/O ao Módulo DMA, o processador pode executar uma outra tarefa (job).
- .. cabe ao Módulo DMA transferir todo o bloco de dados, palavra por palavra, diretamente para ou da memória principal, sem que os dados passem pelo processador.
- .. ao concluir a transferência, o Módulo DMA envia um sinal de interrupção ao processador, para então continuar a operação sobre os dados que foram solicitados.


 "conclusão" .. processador está envolvido apenas no início e no final da transferência.

Luís F. Faina - 2021 Pg. 59/72

- Tradicionalmente, o computador é visto como uma máquina sequencial, na qual o processador executa programas executando instruções de máquina em sequência e uma de cada vez.
- .. maioria das linguagens de programação de computador exige que o programador especifique algoritmos como sequências de instruções.
- "visão no nível de microoperação" .. neste nível, vários sinais de controle são gerados ao mesmo tempo.
- .. estão presentes a bastante tempo o pipelining de instruções, pelo menos até o ponto de sobrepor operações de busca e execução, ou seja, são exemplos de execução de funções em paralelo.


Luís F. Faina - 2021 Pg. 60/72

- 1. Computer System Overview / 1.8 Multiprocessor and Multicore ... 1.8 Multiprocessor and Multicore Organization
- "symmetric multiprocessors" .. sistema computaconal e autônomo com as seguintes características:
 - 1) existem dois ou mais processadores de capacidade comparável.




Luís F. Faina - 2021 Pg. 61/72

• 2) processadores compartilham a mesma memória principal e recursos de I/O e são interconectados por um barramento ou outro esquema de conexão interna, de modo que o tempo de acesso seja próximo.




Luís F. Faina - 2021 Pg. 62/72

• 3) todos os processadores compartilham acesso aos dispositivos de I/O, seja por meio dos mesmos canais ou por meio de canais diferentes que fornecem caminhos para o mesmo dispositivo.



Luís F. Faina - 2021 Pg. 63/72

 4) todos os processadores podem executar as mesmas funções, por isso, o nome simétrico.




Luís F. Faina - 2021 Pg. 64/72

1. Computer System Overview / 1.8 - Multiprocessor and Multicore

... 1.8 - Multiprocessor and Multicore Organization

 5) sistema é controlado por um sistema operacional integrado que fornece interação entre os processadores e seus programas nos níveis de trabalho, tarefa, arquivo e elemento de dados.



Luís F. Faina - 2021 Pg. 65/72

- "sistema operacional integrado" .. contrasta com um sistema de multiprocessamento fracamente acoplado, como um cluster.
- .. nos "clusters", a unidade física de interação é geralmente uma mensagem ou arquivo completo.
- .. no SMP, os elementos de dados individuais podem constituir o nível de interação e pode haver um alto grau de cooperação entre processos.

lacktriangle

Luís F. Faina - 2021 Pg. 66/72


- "vantagens" .. vantagens potenciais sobre uma organização com um processador, incluem as seguintes:
- "performance" .. se o trabalho puder ser organizado de forma que algumas partes do trabalho possam ser feitas em paralelo, então um sistema smp produzirá maior desempenho.
- "availability: .. em um multiprocessador simétrico, como todos os processadores podem realizar as mesmas funções, a falha de um único processador não paralisa a máquina.

Luís F. Faina - 2021 Pg. 67/72

- "vantagens" .. vantagens potenciais sobre uma organização com um processador, incluem as seguintes:
- "incremental growth" .. um usuário pode melhorar o desempenho de um sistema adicionando um processador adicional.
- "scaling" .. fornecedores podem oferecer uma variedade de produtos com diferentes características de preço e desempenho com base no número de processadores configurados no sistema.


Luís F. Faina - 2021 Pg. 68/72

- 1. Computer System Overview / 1.8 Multiprocessor and Multiprocessor
 - ... 1.8 Multiprocessor and Multicore Organization
- "multicore computer" .. também conhecido como chip multiprocessador, combina dois ou mais processadores (chamados núcleos) em uma única peça de silício (chamada "die").




Luís F. Faina - 2021 Pg. 69/72

 .. normalmente, cada núcleo consiste de um processador independente, como registradores, ALU, hardware de pipeline e unidade de controle, além de instruções L1 e caches de dados.



Luís F. Faina - 2021 Pg. 70/72

 .. além dos vários núcleos, os chips contemporâneos de vários núcleos também incluem cache L2 e, em alguns casos, cache L3.



Luís F. Faina - 2021 Pg. 71/72

- "motivação" .. por décadas, os sistemas de microprocessador experimentaram um aumento constante, geralmente exponencial, no desempenho ou "performance".
- .. isso aconteceu em parte às tendências de hardware, p.ex., aumento na frequência do clock e a capacidade de colocar a memória cache mais perto do processador, face à crescente miniaturização.
- "aspectos de projeto" .. designers descobriram para melhorar o desempenho basta colocar vários processadores e uma quantidade substancial de memória cache em um chip único.
- .. tal discussão da justificativa para essa tendência está além do nosso escopo, mas está resumida no Apêndice C.

Luís F. Faina - 2021 Pg. 72/72