同济大学计算机系

计算机组成原理实验报告



 学
 号
 2152809

 姓
 名
 曾崇然


 专
 业
 计算机科学与技术

 授课老师
 张冬冬老师

一、实验内容


使用 Verilog HDL 语言实现 54 条 MIPS 指令的 CPU 的设计和 仿真

二、数据通路构建




三、数据通路构建


1. add:PC 的值送入指令存储器,PC+4 的结果送入 PC;寄存器堆中两个寄存器的值送入 ALU,计算结果送入指定的寄存器




2. addi:PC 的值送入指令存储器,PC+4 的结果送入 PC;指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端,寄存器堆中的一个寄存器的值送入 ALU 的另一端,计算结果送入指定的寄存器




3. addiu: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端,寄存器堆中的一个寄存器的值送入 ALU 的另一端,计算结果送入指定的寄存器




4. addu: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个 寄存器的值送入 ALU, 计算结果送入指定的寄存器




5. and: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




6. andi: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端, 寄存器堆中的一个寄存器的值送入 ALU 的另一端, 计算结果送入指定的寄存器




7. beq:PC 的值送到指令存储器,寄存器堆中两个寄存器的内容送到 ALU 运算,根据结果选择将 PC+4 还是指令的 15-0 位扩展结果送到 PC




8. bgez:PC 的值送到数据存储器,数据存储器值的 15-0 位扩展后与 PC 值相加;寄存器堆中的一个寄存器值送 ALU 一端,0 送 ALU 另一端,根据 ALU 的结果决定是 PC+4 还是数据存储器值的 15-0 位扩展后与 PC 值之和送入 PC




9. bne: PC 的值送到指令存储器,寄存器堆中两个寄存器的内容送到 ALU 运算,根据结果选择将 PC+4 还是指令的 15-0 位扩展结果送到 PC




10. break:PC 送入数据存储器和 cp0 中存储 pc 值的寄存器,固定值送入 PC




11. clz:PC 送入数据存储器, PC+4 的值送入 PC, 寄存器堆中的一个寄存器的值送入到 CLZ 中, CLZ 的值送入到寄存器堆的指定寄存器




12. div: PC 送入数据存储器,PC+4 的值送入 PC,寄存器堆中的两个寄存器的值分别送入到 Divider 的两端,Divider 的结果分别送入 Lo 和 Hi 寄存器




13. divu: PC 送入数据存储器, PC+4 的值送入 PC, 寄存器堆中的两个寄存器的值分别送入到 Divider 的两端, Divider 的结果分别送入 Lo 和 Hi 寄存器




14. eret:PC 的值送入数据存储器中,cp0 中存储返回地址寄存器的值送入到PC 中




15. j:PC 的值送到指令存储器,指令存储器值的 25-0 位左移两位和 PC 高 4 位拼接送到 PC 寄存器




16. jal: PC的值送到指令存储器和寄存器堆指定寄存器,指令存储器值的25-0 位左移两位和 PC 高 4 位拼接送到 PC 寄存器




17. jalr:PC 送指令存储器和寄存器堆中指定寄存器,寄存器堆中一个寄存器的值送到 PC




18. lb:PC 送指令存储器,PC+4 的值送 PC,数据存储器值的 15-0 位扩展后送 ALU 的一端,寄存器堆中一个寄存器值送 ALU 另外一端,ALU 的值送数据存储器,数据存储器的值送扩展器进行扩展,结果送到寄存器堆的指定寄存器




19. lbu: PC 送指令存储器, PC+4 的值送 PC, 数据存储器值的 15-0 位扩展后 送 ALU 的一端,寄存器堆中一个寄存器值送 ALU 另外一端, ALU 的值 送数据存储器,数据存储器的值送扩展器进行扩展,结果送到寄存器堆 的指定寄存器




20. lh: PC 送指令存储器, PC+4 的值送 PC, 数据存储器值的 15-0 位扩展后送 ALU 的一端,寄存器堆中一个寄存器值送 ALU 另外一端,ALU 的值送数据存储器,数据存储器的值送扩展器进行扩展,结果送到寄存器堆的指定寄存器




21. lhu: PC 送指令存储器, PC+4 的值送 PC, 数据存储器值的 15-0 位扩展后送 ALU 的一端, 寄存器堆中一个寄存器值送 ALU 另外一端, ALU 的值送数据存储器, 数据存储器的值送扩展器进行扩展, 结果送到寄存器堆的指定寄存器




22. jr:PC 的值送到指令存储器,寄存器堆中指定的寄存器送到 PC




23. lui: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端, 寄存器堆中的一个寄存器的值送入 ALU 的另一端, 计算结果送入指定的寄存器




24. lw:PC 的值送指令存储器,PC+4 的值送 PC,指令存储器的值的 15-0 位 扩展后送 ALU 一端,寄存器堆中一个寄存器的值送 ALU 另一端,ALU 结果送数据存储器,数据存储器的值送寄存器堆中的指定寄存器




25. mfc0:PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中一个寄存器的值送 cp0, cp0 的数据值送寄存器堆中的指定寄存器




26. mfhi: PC 的值送指令寄存器, PC+4 的值送 PC, hi 寄存器值送寄存器堆中的指定寄存器




27. mflo: PC 的值送指令寄存器, PC+4 的值送 PC, lo 寄存器值送寄存器堆中的指定寄存器




28. mtc0: PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中一个寄存器 的值送 cp0 表地址, 另一个寄存器值送 cp0 表要存储的数据




29. mthi: PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中的指定寄存器 值送 hi 寄存器




30. mtlo: PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中的指定寄存器 值送 lo 寄存器




31. mul: PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中的两个寄存器值分别送乘法器两端, 乘法器结果送寄存器堆指定寄存器




32. multu: PC 的值送指令寄存器, PC+4 的值送 PC, 寄存器堆中的两个寄存器值分别送乘法器两端, 乘法器结果分别送 lo 寄存器和 hi 寄存器




33. nor: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




34. or: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




35. ori: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端, 寄存器堆中的一个寄存器的值送入 ALU 的另一端, 计算结果送入指定的寄存器




36. sb: PC 寄存器的值送到指令存储器,PC+4 的值送到 PC 寄存器,指令存储器值的 15-0 位扩展后送到 ALU 的一端,寄存器堆中一个寄存器的值送到 ALU 的另一端,ALU 的结果送到数据存储器,寄存器堆中一个寄存器的值送到数据存储器




37. sh: PC 寄存器的值送到指令存储器, PC+4 的值送到 PC 寄存器, 指令存储器值的 15-0 位扩展后送到 ALU 的一端, 寄存器堆中一个寄存器的值送到 ALU 的另一端, ALU 的结果送到数据存储器, 寄存器堆中一个寄存器的值送到数据存储器




38. sll:PC 的值送指令存储器,PC+4 的值送 PC, 指令存储器值的 10-6 位扩展后送 ALU 一端,寄存器堆中一个寄存器的值送 ALU 另一端,ALU 结果送寄存器堆中指定寄存器




39. sllv: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




40. slt: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




41. slti: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端,寄存器堆中的一个寄存器的值送入 ALU 的另一端,计算结果送入指定的寄存器




42. sltiu: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值的 15 位到 0 位经位扩展送入 ALU 的一端, 寄存器堆中的一个寄存器的值送入 ALU 的另一端, 计算结果送入指定的寄存器




43. sltu PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




44. sra: PC 的值送指令存储器, PC+4 的值送 PC, 指令存储器值的 10-6 位扩展后送 ALU 一端, 寄存器堆中一个寄存器的值送 ALU 另一端, ALU 结果送寄存器堆中指定寄存器




45. srav: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




46. srl: PC 的值送指令存储器,PC+4 的值送 PC,指令存储器值的 10-6 位扩展后送 ALU 一端,寄存器堆中一个寄存器的值送 ALU 另一端,ALU 结果送寄存器堆中指定寄存器




47. srlv: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




48. sub: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器




49. subu: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个 寄存器的值送入 ALU, 计算结果送入指定的寄存器




50. sw:PC 寄存器的值送到指令存储器,PC+4 的值送到 PC 寄存器,指令存储器值的 15-0 位扩展后送到 ALU 的一端,寄存器堆中一个寄存器的值送到 ALU 的另一端,ALU 的结果送到数据存储器,寄存器堆中一个寄存器的值送到数据存储器




51. syscall:PC 值送指令存储器和 cp0 中中存储地址的寄存器,固定值送 PC



52. teq:PC 值送 cp0 中的存储地址的寄存器,寄存器队中的两个寄存器的值送到 ALU 两端,根据 ALU 的结果判断是 PC+4 还是一个固定值送入 PC




53. xor: PC 的值送入指令存储器, PC+4 的结果送入 PC; 寄存器堆中两个寄存器的值送入 ALU, 计算结果送入指定的寄存器



54. xori: PC 的值送入指令存储器, PC+4 的结果送入 PC; 指令存储器选出值

的 15 位到 0 位经位扩展送入 ALU 的一端,寄存器堆中的一个寄存器的值送入 ALU 的另一端,计算结果送入指定的寄存器



四. 控制信号

		addu	sub	subu	and	or	хог		slt	sltu	sll	srl	sra	sllv	srlv	srav	jr
			1	1	1	1	1		1	1	1	1	1	1	1	1	1
_ram_wena			0	0	0	0	0		0	0	0	0	0	0	0	0	0
_ram_ena	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ext5_s	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ext16_s	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ext18_s	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
f_we	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
																11 imem15-1	
	imem25-21	imem25-21	imem25-21	imem25-21	imem25-23	imem25-21	l imem25-21	imem25-21	imem25-21	imem25-21	0	0	0	imem25-23	l imem25-2	21 imem25-2	1 imem25-2
f_raddr2	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-16	imem20-1	imem20-16	imem20-1	6 imem20-16	imem20-1	16 imem20-1	5 0
alu_aluc	4'b0010	4'b0000	4'b0011	4'b0001	4'b0100	4'b0101	4'b0110	4'b0111	4'b1011	4'b1010	4'b1110	4'b1101	4'b1100	4'b1110	4'b1101	4'b1100	0
M1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
M2	1	1	1	1	1	1	1	1	1	1	0	0	0	1	1	1	0
			2'b10	2'b10	2'b10	2'b10	2'b10		2'b10	2°b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b00
M4	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	2'b01	0
VI5	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
√16	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2°b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00
M7	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3,P000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000
			2'b00	2'b00	2'b00	2'b00	2'b00		2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00
			2'b00	2'b00	2'b00	2°b00	2'b00		2'b00	2'b00	2'b00	2°b00	2'b00	2°b00	2'b00	2'b00	2'b00
eo_instr	2'b00		2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2°b00	2'b00	2'b00	2'b00	2'b00	2'b00
cp0_instr	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3,P000	3,P000	3'b000	3'b000	3'b000	3'b000	3'b000	3,P000	3'b000	3,P000	3,P000
			0	0	0	0	0		0	0	0	0	0	0	0	0	0
cp0_cause	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000		5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000
div_instr	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
mul_instr	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
hi_ena	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
lo_ena	0		0	0	0	0	0		0	0	0	0	0	0	0	0	0
d_ram_instr	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00
指令编号	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
0	0	0	0	0	0		1 1	0	0	0	0	0	(0
0	0	0	0	0	1		1	0	0	0	0	0	(0		0	0
0	0	0	0	0	0		0	0	0	0	0	0	() (0
1	1	0	0	0	1		1	0	0	1	1	0) (0
0	0	0	0	0	0)	1	1	0	0	0	(0
0	0								-								
1	1	1	1	1	1		0	0	0	1	1	1	(_	0
imem20-16								0	0			n20-16 ime				imem15-11	
imem25-21	l imem25-	21 imem25	-21 imem	25-21 ime	m25-21 in	nem25-21 i	mem25-21	imem25-2	1 imem25	-21 imem2	5-21 imer	n25-21 0	(0		imem25-21	imem25-21
0	0	0	0	0	0	i	mem20-16	imem20-1	6 imem20	-16 0	0	0	(0		0	imem20-16
4'b0010	4'b0000	4'b0100	4'b01	01 4'b0	0110 4		4'b0000	4'b0011	4'b0011	4'b101	1 4'b1	010 4'b	1000 () (0	0
1	1	1	1	1	1		1	0	0	1	1	1	(0	0
1	1	1	1	1	1		1	1	1	1	1	0	(0
2'b10	2'b10		2'b10	2'b1			2'b10			ero} 2'b10	2'b1						2'b10
		2'b10						2'b1{zero}									
2'b01	2'b01	2'b01	2'b01	2'b(0	0	0	2'b01	2'b0						0
0	0	0	0	0	0		0	0	0	0	0	0) (0
2'b00	2'b00	2'b00	2'b00	2'b(00 2	b00	2'b00	2'b00	2'b00	2'b00	2'b0	0 2'b	00 2	2'b00 2	,P00	2'b00	2'b00
3'b000	3'b000	3'b000	3'b00i	3'b(000 3	5000	3,P000	3,P000	3,P000	3'b000	3'b0	00 3'b	000 3	3'b000 3	'b000	3'b000	3'b000
2'b00	2'b00	2'b00	2'b00	2'b(00 2'	b00	2'b00	2'b00	2'b00	2'b00	2'b0	0 2'b	00 2	2'b00 2	'b00	2'b00	2'b00
2'b00	2'b00	2'b00	2'b00	2'b(2'b00	2'b00	2'b00	2'b00	2'b0						2'b00
2'b00	2'b00	2'b00	2'b00	2'b(2'b00	2'b00	2'b00	2'b00	2'b0						2'b00
3'b000	3,P000	3,P000	3,P00				3'b000	3,P000	3,P000	3,P000							3,P000
0	0	0	0	0	0		0	0	0	0	0	0	(0
5'b00000	5'b00000	5'b0000					5'b00000	5'b00000	5'b00000								5'b00000
0	0	0	0	0	0		0	0	0	0	0	0	() (0	1
0	0	0	0	0	0		0	0	0	0	0	0	() (0	0
0	0	0	0	0	0		0	0	0	0	0	0	() (0	1
0	0	0	0	0	0		0	0	0	0	0	0	(0	1
2'b00	2'b00	2'b00	2'b00	2'b(2'b00	2'b00	2'b00	2'b00	2'b0						2'b00
17	18	19	20	21	22		23	24	25	26	27	28		29 3	0	31*	32*

eret	jalr	lb	lbu	lhu	sb	sh	lh	mfc0	mfhi	mflo	mtc0	mthi	mtlo	mul	multu	syscall	teq	bgez
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	1	1	1	1	0	0	1	1	1	1	0	0	0	1	0	0	0	0
0	imem15-11	imem20-16	imem20-16	imem20-1	60	0	imem20-16	imem20-16	imem15-11	imem15-11	0	0	0	imem15-11	0	0	0	0
0	imem25-21	imem25-21	imem25-21	l imem25-2	1 imem25-21	imem25-21	imem25-21	l imem15-11	0	0	imem20-16	imem25-21	imem25-21	imem25-21	imem25-21	0	imem25-21	1 imem25
0	0	0	0	0	imem20-16	imem20-16	0	0	0	0	imem15-11	0	0	imem20-16	imem20-16	0	imem20-16	3 imem20
0	0	4'b0000	4'b0000	4'b0000	4'b0000	4'b0000	4'b0000	0	0	0	0	0	0	0	0	0	4'b0011	4'b0011
0	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	1	1
2'b00	2°b00	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b10	2'b00	2'b10	2'b1{~n
0	2'b10	2'b00	2'b00	2°b00	0	0	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
2'b10	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b01	2'b0{zero}	2'b00
3'b000	3'b000	3'b001	3'b001	3'b001	3'b000	3'b000	3'b001	3'b010	3'b011	3'b100	3'b000	3'b000	3'b000	3'b101	3'b000	3'b000	3'b000	3'b000
2'b00	2'b00	2'b00	2'b00	2°b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b01	2'b00	2'b00	2'b10	2'b00	2'b00	2'b00
2'b00	2°b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b01	2°b00	2'b10	2'b00	2'b00	2'b00
2°b00	2'b00	2'b00	2'b01	2'b11	2'b00	2'b00	2'b10	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00
3'b001	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b100	3'b000	3'b000	3'b010	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000	3'b000
1	0	0	0	0	0	0	0	1	0	0	1	0	0	0	0	1	0	0
5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b00000	5'b01000	5'b01101	5'b0000
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0	0
2'b00	2'b00	2'b00	2'b00	2'b00	2'b01	2'b10	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00	2'b00
33*	34*	35*	36*	37*	38*	39*	40*	41*	42*	43*	44*	45*	46*	47*	48*	49*	50*	51*

break	div
1	1
0	0
0	0
0	0
0	0
0	0
0	0
0	0
0	imem25-21
0	imem20-16
0	0
0	0
0	0
2'b00	2'b10
2'b00	0
0	0
2'b01	2'b00
3'b000	3'b000
2'b00	2'b00
2'b00	2'b00
2'b00	2'b00
3'b000	3'b000
1	0
5'b01001	5'b00000
0	0
0	0
0	1
0	1
2'b00	2'b00
52*	53*

五. 所用到的部件建模

1. PC 寄存器:

```
module pcreg(
                                                                if (rst == 1)
         input clk,
                                                                begin
         input rst,
                                                                     data_out <= 32'h00400000;
         input ena,
                                                                end
         input [31:0] data_in,
                                                                else
         output reg [31:0] data_out
                                                                begin
                                                                     if (ena == 1)
         );
         initial
                                                                     begin
         begin
                                                                          data_out <= data_in;</pre>
             data_out = 32'h00400000;
                                                                     end
         end
                                                                end
         always @ (negedge clk)
                                                            end
                                                       endmodule
         begin
2. lo 和 hi 寄存器:
    module single_reg2(
                                                            input ena,
                                                            input [31:0] data_in,
         input clk,
         input rst,
                                                            output reg [31:0] data_out
```

```
);
                                                             end
     initial
                                                             else
     begin
                                                             begin
          data out = 32'h00400000;
                                                                  if (ena == 1)
                                                                  begin
     end
      always @ (posedge clk)
                                                                       data_out <= data_in;</pre>
     begin
                                                                  end
          if (rst == 1)
                                                             end
          begin
                                                        end
               data_out <= 32'h00400000;
                                                    endmodule
行为级 ALU:
 module alu(
                                                             else
     input [31:0] a,
                                                             begin
     input [31:0] b,
                                                                  carrys[0] = 0;
     input [3:0] aluc,
                                                             end
                                                             if (results[0][31] == 1)
     output reg [31:0] r,
     output reg zero,
                                                             begin
     output reg carry,
                                                                  negatives[0] = 1;
     output reg negative,
                                                             end
     output reg overflow
                                                             else
                                                             begin
                                                                  negatives[0] = 0;
     reg [31:0] results [13:0];
     reg zeros [13:0];
                                                             end
     reg carrys [13:0];
                                                             //有符号加法
                                                             results[1] = a + b;
     reg negatives [13:0];
                                                             if (results[1] == 32'h000000)
     reg overflows [13:0];
     always @ (*)
                                                             begin
     begin
                                                                  zeros[1] = 1;
          //无符号加法
                                                             end
          results[0] = a + b;
                                                             else
          if (results[0] == 32'h00000000)
                                                             begin
          begin
                                                                  zeros[1] = 0;
               zeros[0] = 1;
                                                             end
          end
                                                             if (results[1][31] == 1)
          else
                                                             begin
          begin
                                                                  negatives[1] = 1;
               zeros[0] = 0;
                                                             end
          end
                                                             else
          if
               ($unsigned(results[0])
                                                             begin
 $unsigned(a) || $unsigned(results[0]) <</pre>
                                                                  negatives[1] = 0;
 $unsigned(b))
                                                             end
          begin
                                                             if (a[31] == 1 \&\& b[31] == 1
                                                    && results[1][31] == 0)
               carrys[0] = 1;
                                                             begin
          end
```

```
overflows[1] = 1;
                                                            else
         end
                                                            begin
         else if (a[31] == 0 \&\& b[31] ==
                                                                 zeros[3] = 0;
0 \&\& results[1][31] == 1
                                                            end
         begin
                                                            if (results[3][31] == 1)
              overflows[1] = 1;
                                                            begin
                                                                 negatives[3] = 1;
         end
         else
                                                            end
         begin
                                                            else
              overflows[1] = 0;
                                                            begin
         end
                                                                 negatives[3] = 0;
         //无符号减法
                                                            end
         results[2] = a - b;
                                                            if (a[31] == 0 \&\& b[31] == 1
         if (results[2] == 32'h00000000)
                                                  && results[3][31] == 1)
         begin
                                                            begin
              zeros[2] = 1;
                                                                 overflows[3] = 1;
         end
                                                            end
         else
                                                            else if (a[31] == 1 \&\& b[31] ==
                                                  0 \&\& results[3][31] == 0
         begin
              zeros[2] = 0;
                                                            begin
                                                                 overflows[3] = 1;
         end
         if
                  ($unsigned(a)
                                        <
                                                            end
$unsigned(b))
                                                            else
         begin
                                                            begin
                                                                 overflows[3] = 0;
              carrys[2] = 1;
         end
                                                            end
         else
                                                            //与运算
                                                            results[4] = a & b;
         begin
              carrys[2] = 0;
                                                            if (results[4] == 32'h00000000)
                                                            begin
         end
         if (results[2][31] == 1)
                                                                 zeros[4] = 1;
         begin
                                                            end
              negatives[2] = 1;
                                                            else
         end
                                                            begin
                                                                 zeros[4] = 0;
         else
         begin
                                                            end
                                                            if (results[4][31] == 1)
              negatives[2] = 0;
         end
                                                            begin
         //有符号减法
                                                                 negatives[4] = 1;
         results[3] = a - b;
                                                            end
         if (results[3] == 32'h00000000)
                                                            else
         begin
                                                            begin
              zeros[3] = 1;
                                                                 negatives[4] = 0;
         end
                                                            end
```

```
//或运算
                                                        zeros[7] = 0;
results[5] = a \mid b;
                                                   end
if (results[5] == 32'h00000000)
                                                   if (results[7][31] == 1)
begin
                                                   begin
     zeros[5] = 1;
                                                        negatives[7] = 1;
end
                                                   end
else
                                                   else
begin
                                                   begin
     zeros[5] = 0;
                                                        negatives[7] = 0;
end
                                                   end
                                                   //lui 运算
if (results[5][31] == 1)
                                                   results[8] = \{b[15:0], 16'b0\};
begin
     negatives[5] = 1;
                                                   if (results[8] == 32'h00000000)
                                                   begin
end
else
                                                        zeros[8] = 1;
begin
                                                   end
     negatives[5] = 0;
                                                   else
end
                                                   begin
//异或运算
                                                        zeros[8] = 0;
results[6] = a \wedge b;
                                                   end
if (results[6] == 32'h00000000)
                                                   carrys[8] = b[16];
                                                   if (results[8][31] == 1)
begin
     zeros[6] = 1;
                                                   begin
end
                                                        negatives[8] = 1;
else
                                                   end
                                                   else
begin
     zeros[6] = 0;
                                                   begin
                                                        negatives[8] = 0;
end
if (results[6][31] == 1)
                                                   end
                                                   //有符号比较
begin
     negatives[6] = 1;
                                                   results[9] = ($signed(a) <
                                         $signed(b)) ? 1 : 0;
end
                                                   if (results[9] == 32'h00000000)
else
begin
                                                   begin
     negatives[6] = 0;
                                                        zeros[9] = 1;
end
                                                   end
//或非运算
                                                   else
results[7] = \sim(a | b);
                                                   begin
if (results[7] == 32'h00000000)
                                                        zeros[9] = 0;
begin
                                                   end
     zeros[7] = 1;
                                                   negatives[9] = 0;
end
                                                   //无符号比较
else
                                                   if
                                                            ($unsigned(a)
                                                                                 <
                                         $unsigned(b))
begin
```

```
begin
                                                                  negatives[11] = 0;
              results[10] = 1;
                                                            end
                                                            //逻辑左移/算术左移
         end
                                                            results[12] = b << a;
         else
         begin
                                                            if
                                                                      (results[12]
              results[10] = 0;
                                                   32'h00000000)
         end
                                                            begin
         if
                   (results[10]
                                                                  zeros[12] = 1;
32'h00000000)
                                                            end
         begin
                                                            else
              zeros[10] = 1;
                                                            begin
                                                                  zeros[12] = 0;
         end
         else
                                                            end
                                                            if (a != 0)
         begin
              zeros[10] = 0;
                                                            begin
                                                                  if (\$signed(a) \le 32)
         end
         negatives[10] = 0;
                                                                  begin
         //算术右移
                                                                      carrys[12] = b[32 - a];
         results[11] = \$signed(b) >>> a;
                                                                  end
         if (results[11] == 0)
                                                                  else
         begin
                                                                  begin
              zeros[11] = 1;
                                                                      carrys[12] = 0;
         end
                                                                  end
         else
                                                            end
                                                            if (results[12][31] == 1)
         begin
              zeros[11] = 0;
                                                            begin
         end
                                                                  negatives[12] = 1;
         if (a != 0)
                                                            end
         begin
                                                            else
              if (\$signed(a) \le 32)
                                                            begin
              begin
                                                                  negatives[12] = 0;
                   carrys[11] = b[a - 1];
                                                            end
                                                            //逻辑右移
              end
              else
                                                            results[13] = b \gg a;
                                                            if
                                                                      (results[13]
              begin
                   carrys[11] = b[31];
                                                   32'h00000000)
              end
                                                            begin
                                                                  zeros[13] = 1;
         end
         if (results[11][31] == 1)
                                                            end
         begin
                                                            else
              negatives[11] = 1;
                                                            begin
         end
                                                                  zeros[13] = 0;
         else
                                                            end
                                                            if (a != 0)
         begin
```

```
else if (aluc == 4'b0011)//有符
         begin
                                                   号减
              if (\$signed(a) \le 32)
              begin
                                                             begin
                                                                  r = results[3];
                   carrys[13] = b[a - 1];
              end
                                                                  zero = zeros[3];
              else
                                                                  carry = carrys[3];
              begin
                                                                  negative = negatives[3];
                                                                  overflow = overflows[3];
                   carrys[13] = 0;
              end
                                                             end
                                                             else if (aluc == 4'b0100)//and
         end
         if (results[13][31] == 1)
                                                             begin
         begin
                                                                  r = results[4];
              negatives[13] = 1;
                                                                  zero = zeros[4];
         end
                                                                  carry = carrys[4];
         else
                                                                  negative = negatives[4];
         begin
                                                                  overflow = overflows[4];
              negatives[13] = 0;
                                                             end
                                                             else if (aluc == 4'b0101)//or
         end
         if (aluc == 4'b0000)//无符号加
                                                             begin
         begin
                                                                  r = results[5];
              r = results[0];
                                                                  zero = zeros[5];
              zero = zeros[0];
                                                                  carry = carrys[5];
              carry = carrys[0];
                                                                  negative = negatives[5];
              negative = negatives[0];
                                                                  overflow = overflows[5];
              overflow = overflows[0];
                                                             end
         end
                                                             else if (aluc == 4'b0110)//xor
         else if (aluc == 4'b0010)//有符
                                                             begin
号加
                                                                  r = results[6];
         begin
                                                                  zero = zeros[6];
              r = results[1];
                                                                  carry = carrys[6];
              zero = zeros[1];
                                                                  negative = negatives[6];
                                                                  overflow = overflows[6];
              carry = carrys[1];
              negative = negatives[1];
                                                             end
              overflow = overflows[1];
                                                             else if (aluc == 4'b0111)//nor
         end
                                                             begin
         else if (aluc == 4'b0001)//无符
                                                                  r = results[7];
号减
                                                                  zero = zeros[7];
         begin
                                                                  carry = carrys[7];
                                                                  negative = negatives[7];
              r = results[2];
              zero = zeros[2];
                                                                  overflow = overflows[7];
              carry = carrys[2];
              negative = negatives[2];
                                                             else if (aluc == 4'b1000 || aluc
              overflow = overflows[2];
                                                   == 4'b1001)//lui
                                                             begin
         end
```

```
zero = zeros[8];
                                                                       carry = carrys[11];
                   carry = carrys[8];
                                                                       negative = negatives[11];
                                                                       overflow = overflows[11];
                   negative = negatives[8];
                   overflow = overflows[8];
                                                                  end
              end
                                                                  else if (aluc == 4'b1110 || aluc
                                                        == 4'b1111)//sl1
              else if (aluc == 4'b1011)//slt
                                                                  begin
              begin
                   r = results[9];
                                                                       r = results[12];
                   zero = zeros[9];
                                                                       zero = zeros[12];
                   carry = carrys[9];
                                                                       carry = carrys[12];
                   negative = negatives[9];
                                                                       negative = negatives[12];
                   overflow = overflows[9];
                                                                       overflow = overflows[12];
                                                                  end
              end
              else if (aluc == 4'b1010)//sltu
                                                                  else//srl
              begin
                                                                  begin
                   r = results[10];
                                                                       r = results[13];
                   zero = zeros[10];
                                                                       zero = zeros[13];
                   carry = carrys[10];
                                                                       carry = carrys[13];
                   negative = negatives[10];
                                                                       negative = negatives[13];
                   overflow = overflows[10];
                                                                       overflow = overflows[13];
              end
                                                                  end
              else if (aluc == 4'b1100)//sra
                                                             end
              begin
                                                        endmodule
                   r = results[11];
4. 寄存器堆:
    module regfile(
                                                                  array_reg[2] = 0;
         input clk,
                                                                  array_reg[3] = 0;
         input rst,
                                                                  array_reg[4] = 0;
         input we,
                                                                  array_reg[5] = 0;
         input [4:0] raddr1,
                                                                  array_reg[6] = 0;
         input [4:0] raddr2,
                                                                  array_reg[7] = 0;
         input [4:0] waddr,
                                                                  array_reg[8] = 0;
         input [31:0] wdata,
                                                                  array_reg[9] = 0;
         output [31:0] rdata1,
                                                                  array_reg[10] = 0;
         output [31:0] rdata2
                                                                  array_reg[11] = 0;
                                                                  array_reg[12] = 0;
         reg [31:0] array_reg [31:0];
                                                                  array_reg[13] = 0;
         assign rdata1 = array_reg[raddr1];
                                                                  array_reg[14] = 0;
         assign rdata2 = array_reg[raddr2];
                                                                  array_reg[15] = 0;
         initial
                                                                  array_reg[16] = 0;
         begin
                                                                  array_reg[17] = 0;
              array_reg[0] = 0;
                                                                  array_reg[18] = 0;
              array_reg[1] = 0;
                                                                  array_reg[19] = 0;
```

zero = zeros[11];

r = results[8];

```
array_reg[20] = 0;
                                                                      array_reg[14] = 0;
              array_reg[21] = 0;
                                                                      array_reg[15] = 0;
              array_reg[22] = 0;
                                                                      array_reg[16] = 0;
              array_reg[23] = 0;
                                                                      array_reg[17] = 0;
              array_reg[24] = 0;
                                                                      array_reg[18] = 0;
              array_reg[25] = 0;
                                                                      array_reg[19] = 0;
              array_reg[26] = 0;
                                                                      array_reg[20] = 0;
              array_reg[27] = 0;
                                                                      array_reg[21] = 0;
              array_reg[28] = 0;
                                                                      array_reg[22] = 0;
              array_reg[29] = 0;
                                                                      array_reg[23] = 0;
              array_reg[30] = 0;
                                                                      array_reg[24] = 0;
              array_reg[31] = 0;
                                                                      array_reg[25] = 0;
                                                                      array_reg[26] = 0;
         end
         always @ (posedge clk)
                                                                      array_reg[27] = 0;
         begin
                                                                      array_reg[28] = 0;
              if (rst == 1)
                                                                      array_reg[29] = 0;
             begin
                                                                      array_reg[30] = 0;
                   array_reg[0] = 0;
                                                                      array_reg[31] = 0;
                                                                 end
                   array_reg[1] = 0;
                                                                 else
                   array_reg[2] = 0;
                   array_reg[3] = 0;
                                                                 begin
                                                                      if (we == 1 && waddr !=
                   array_reg[4] = 0;
                                                       0)
                   array_reg[5] = 0;
                   array_reg[6] = 0;
                                                                      begin
                   array_reg[7] = 0;
                                                                           array_reg[waddr]
                   array_reg[8] = 0;
                                                       wdata;
                   array_reg[9] = 0;
                                                                      end
                   array_reg[10] = 0;
                                                                 end
                   array_reg[11] = 0;
                                                            end
                   array_reg[12] = 0;
                                                       endmodule
                   array_reg[13] = 0;
5. 乘法器
    module mul(
                                                                  begin
                                                                       mid = a * b;
         input [31:0] a,
         input [31:0] b,
                                                                  end
         input instr,
                                                                  else
         output reg [31:0] lo,
                                                                  begin
                                                                                  $signed(a)
         output reg [31:0] hi
                                                                       mid
                                                        $signed(b);
         );
         reg [63:0] mid;
         always @ (*)
                                                                  hi = mid[63:32];
                                                                  lo = mid[31:0];
         begin
```

end

if (instr)

```
endmodule
```

endmodule 10. 位数扩展器:

6. 除法器

```
module divider(
                                                                    hi = a \% b;
         input [31:0] a,
                                                               end
         input [31:0] b,
                                                               else
         input instr,
                                                               begin
         output reg [31:0] lo,
                                                                                $signed(a)
                                                                    lo
         output reg [31:0] hi
                                                      $signed(b);
                                                                               $signed(a)
         );
                                                                    hi
         always @ (*)
                                                      $signed(b);
         begin
                                                               end
             if (instr)
                                                           end
                                                      endmodule
             begin
                  lo = a / b;
7. CLZ
    module clz(
                                                      0; i = i - 1
         input [31:0] a,
                                                               begin
         output reg [31:0] r
                                                                    if (a[i] == 1)
                                                                    begin
         );
         integer i;
                                                                         temp = 31 - i;
         reg [31:0] temp;
                                                                         found = 1;
         reg found;
                                                                    end
         always @ (*)
                                                               end
         begin
                                                               r = temp;
             temp = 32;
                                                           end
             found = 0;
                                                      endmodule
             for (i = 31; i >= 0 \&\& found ==
8. 将几位数拼接为位数更多的部件:
    module concatenator(
         input [25:0] offset,
         input [3:0] pc,
         output [31:0] r
         assign r = \{\{pc\}, \{offset\}, \{2'b00\}\};
    endmodule
9. 加法器:
    module add(
         input [31:0] a,
         input [31:0] b,
         output [31:0] r
         );
         assign r = a + b;
```

```
module ext #(parameter WIDTH = 16)(
         input [WIDTH - 1:0] a,
         input sext,
         output [31:0] b
         );
         assign b = \{ sext ? \{ 32 - WIDTH\{a[WIDTH - 1]\} \} : \{ 32 - WIDTH\{1'b0\} \}, a[WIDTH - 1] \} \}
    1:0];
    endmodule
11. 特殊扩展器
    module ext_other(
                                                      data_in[7 : 0]};
         input [31:0] data_in,
                                                                end
         input [1:0] instr,
                                                                else if (instr == 2)
         output reg [31:0] data_out
                                                                begin
                                                                     data_out
         always @ (*)
                                                      {{16{data_in[7]}}}, data_in[15:0]};
         begin
                                                                end
             if (instr == 0)
                                                                else
             begin
                                                                begin
                  data_out
                                                                     data_out = \{\{16\{1'b0\}\}\},\
    \{\{24\{data_in[7]\}\}, data_in[7:0]\};
                                                      data_in[15:0]};
             end
                                                                end
             else if (instr == 1)
                                                           end
             begin
                                                      endmodule
                  data_out = \{\{24\{1'b0\}\}\},\
12. 二选一数据选择器:
    module mux2(
         input [31:0] a,
         input [31:0] b,
         input s,
         output [31:0] r
         assign r = s ? b : a;
    endmodule
13. 四选一数据选择器:
    module mux4(
                                                                if (s == 0)
         input [31:0] a,
                                                                begin
         input [31:0] b,
                                                                     r = a;
         input [31:0] c,
                                                                end
         input [31:0] d,
                                                                else if (s == 1)
         input [1:0] s,
                                                                begin
         output reg [31:0] r
                                                                     r = b;
                                                                end
         );
                                                                else if (s == 2)
         always @ (*)
         begin
                                                                begin
```

```
r = d;
                r = c;
            end
                                                         end
            else
                                                    end
                                                endmodule
            begin
14. 八选一数据选择器
   module mux8(
                                                             r = c;
        input [31:0] a, // 32 位输入 a
                                                         end
        input [31:0] b, // 32 位输入 b
                                                         else if (s == 3)
        input [31:0] c, // 32 位输入 c
                                                         begin
        input [31:0] d, // 32 位输入 d
                                                             r = d;
        input [31:0] e, // 32 位输入 e
                                                         end
        input [31:0] f, // 32 位输入 f
                                                         else if (s == 4)
        input [31:0] g, // 32 位输入 g
                                                         begin
        input [31:0] h, // 32 位输入 h
                                                             r = e;
        input [2:0] s,
                                                         end
        output reg [31:0] r
                                                         else if (s == 5)
        );
                                                         begin
        always @ (*)
                                                             r = f;
        begin
                                                         end
            if (s == 0)
                                                         else if (s == 6)
            begin
                                                         begin
                r = a;
                                                             r = g;
            end
                                                         end
            else if (s == 1)
                                                         else if (s == 7)
            begin
                                                         begin
                r = b;
                                                             r = h;
            end
                                                         end
            else if (s == 2)
                                                    end
                                                endmodule
            begin
15. ram:
module ram(
    input clk,
    input ram_ena,
    input wena,
    input [1:0] instr,
    input [10:0] addr,
    input [31:0] data_in,
    output [31:0] data_out
    );
    reg [31:0] data [2047:0];
    always @ (posedge clk)
```

```
begin
         if (ram_ena == 1 && wena == 1)
         begin
              if (instr == 0)
              begin
                   data[addr] = data_in;
              end
              else if (instr == 1)
              begin
                   data[addr][7:0] = data_in[7:0];
              end
              else if (instr == 2)
              begin
                   data[addr][15:0] = data_in[15:0];
              end
         end
     end
endmodule
```

六. 控制模块建模以及 CPU 建模

1. 控制模块建模:

```
module controller(
    input [31:0] instruction,
    input zero,
    input negative,
    output reg pcreg_ena,
    output reg d_ram_wena,
    output reg d_ram_ena,
    output reg ext5_s,
    output reg ext16_s,
    output reg ext18_s,
    output reg rf_we,
    output reg [4:0] rf_waddr,
    output reg [4:0] rf_raddr1,
    output reg [4:0] rf_raddr2,
    output reg [3:0] aluc,
    output reg M1,
    output reg M2,
    output [1:0] M3,
    output reg [1:0] M4,
    output reg M5,
    output [1:0] M6,
    output reg [2:0] M7,
```

```
output reg [1 : 0] M8,
              output reg [1:0] M9,
              output reg [1:0] eo_instr,
              output reg [2:0] cp0_instr,
              output reg cp0_ena,
              output reg [4:0] cp0_cause,
              output reg div_instr,
              output reg mul_instr,
              output reg hi_ena,
              output reg lo_ena,
              output reg [1:0] d_ram_instr
              );
              reg [53:0] op;
              assign M3 = (op[16] \parallel op[33] \parallel op[34] \parallel op[49] \parallel op[52]) ? 2'b00 : ((op[29] \parallel op[30]) ?
2'b01 : (op[24] ? {\{1'b1\}, \{zero\}\} : (op[25] ? {\{1'b1\}, \{\neg zero\}\} : (op[51] ? {\{1'b1\}, \{\neg zero\}\} : (op[51] ? \{\{1'b1\}, \{\neg z
{~negative}}: 2'b10))));//
              assign M6 = op[33] ? 2'b10 : ((op[49] \parallel op[52]) ? 2'b01 : (op[50] ? {1'b0, zero} : 2'b00));
              always @ (instruction)
              begin
                            if (instruction[31 : 26] == 6'b000000)
                            begin
                                           if (instruction[5:0] == 6'b100000)
                                           begin
                                                         op
                                                                                                                                                                                                                                                                            =
aluc = 4'b0010;
                                           end
                                           else if (instruction[5:0] == 6'b100001)
                                           begin
aluc = 4'b0000;
                                           end
                                           else if (instruction[5:0] == 6b100010)
                                           begin
                                                                                                                                                                                                                                                                            =
aluc = 4'b0011;
                                           end
                                           else if (instruction[5:0] == 6'b100011)
                                           begin
                                                                                                                                                                                                                                                                            =
aluc = 4'b0001;
```

```
end
       else if (instruction[5:0] == 6'b100100)
       begin
          op
                                              =
aluc = 4'b0100;
       end
       else if (instruction[5:0] == 6'b100101)
       begin
aluc = 4'b0101;
       end
       else if (instruction[5:0] == 6'b100110)
       begin
          op
aluc = 4'b0110;
       end
       else if (instruction[5:0] == 6'b100111)
          op
                                              =
aluc = 4'b0111;
       end
       else if (instruction[5:0] == 6'b101010)
       begin
          op
aluc = 4'b1011;
       end
       else if (instruction[5:0] == 6'b101011)
       begin
         op
aluc = 4'b1010;
       end
       else if (instruction[5:0] == 6'b000000)
       begin
aluc = 4'b1110;
       end
       else if (instruction[5:0] == 6'b000010)
```

```
begin
         op
aluc = 4'b1101;
       end
       else if (instruction[5:0] == 6'b000011)
       begin
         op
aluc = 4'b1100;
       end
       else if (instruction[5:0] == 6'b000100)
       begin
         op
aluc = 4'b1110:
       end
       else if (instruction[5:0] == 6'b000110)
       begin
         op
                                            =
aluc = 4'b1101;
       else if (instruction[5:0] == 6'b000111)
       begin
aluc = 4'b1100;
       end
       else if (instruction[5:0] == 6'b001000)
       begin
         op
aluc = 0;
       end
       else if (instruction[5:0] == 6'b011011)
       begin
         op
                                            =
aluc = 0;
       end
       else if (instruction[5:0] == 6'b001001)
       begin
         op
```

```
aluc = 0;
      end
      else if (instruction[5:0] == 6'b010000)
      begin
        op
                                        =
aluc = 0;
      end
      else if (instruction[5:0] == 6'b010010)
        op
aluc = 0;
      end
      else if (instruction[5:0] == 6'b010001)
      begin
        op
aluc = 0;
      end
      else if (instruction[5:0] == 6'b010011)
      begin
        op
aluc = 0;
      end
      else if (instruction[5:0] == 6'b011001)
      begin
aluc = 0;
      end
      else if (instruction[5:0] == 6'b001100)
      begin
aluc = 0;
      else if (instruction[5:0] == 6'b110100)
      begin
aluc = 4'b0011;
```

```
end
      else if (instruction[5:0] == 6'b001101)
      begin
         op
                                           =
aluc = 0;
      end
      else if (instruction[5:0] == 6'b011010)
      begin
aluc = 0;
      end
    end
    else if (instruction[31 : 26] == 6'b000010)
    begin
      aluc = 0;
    end
    else if (instruction[31 : 26] == 6'b000011)
    begin
      aluc = 0;
    end
    else if (instruction[31 : 26] == 6'b001000)
    begin
      aluc = 4'b0010;
    end
    else if (instruction[31 : 26] == 6'b001001)
    begin
      aluc = 4'b0000;
    end
    else if (instruction[31:26] == 6'b001100)
    begin
      aluc = 4'b0100;
    else if (instruction[31 : 26] == 6'b001101)
      aluc = 4'b0101;
    end
```

```
else if (instruction[31 : 26] == 6'b001110)
begin
  aluc = 4'b0110;
end
else if (instruction[31 : 26] == 6'b100011)
  aluc = 4'b0000:
end
else if (instruction[31:26] == 6'b101011)
begin
  aluc = 4'b0000;
end
else if (instruction[31:26] == 6'b000100)
begin
  aluc = 4'b0011;
end
else if (instruction[31 : 26] == 6'b000101)
begin
  aluc = 4'b0011;
end
else if (instruction[31 : 26] == 6'b001010)
  aluc = 4'b1011;
end
else if (instruction[31 : 26] == 6'b001011)
begin
  aluc = 4'b1010;
end
else if (instruction[31 : 26] == 6'b001111)
  aluc = 4'b1000;
end
else if (instruction[31:26] == 6'b011100)
begin
  if (instruction[5:0] == 6'b100000)
  begin
```

```
op
aluc = 0;
       end
       else if (instruction[5:0] == 6'b000010)
       begin
         op
aluc = 0;
       end
    end
    else if (instruction[31:26] == 6'b010000)
    begin
       if (instruction[5:0] == 6'b011000)
       begin
         op
aluc = 0;
       end
       else if (instruction[5:0] == 6'b000000)
         if (instruction[31 : 20] == 12'b010000000000)
         begin
            op
                                             =
aluc = 0;
         end
         else if (instruction[31 : 20] == 12'b010000001000)
         begin
            op
aluc = 0;
         end
       end
    end
    else if (instruction[31 : 26] == 6'b100000)
       aluc = 4'b0000;
    end
    else if (instruction[31:26] == 6'b100100)
    begin
       aluc = 4'b0000;
```

```
else if (instruction[31 : 26] == 6'b100101)
          begin
               aluc = 4'b0000;
          end
          else if (instruction[31 : 26] == 6'b101000)
          begin
               aluc = 4'b0000;
          end
          else if (instruction[31 : 26] == 6'b101001)
          begin
               aluc = 4'b0000;
          end
          else if (instruction[31 : 26] == 6'b100001)
          begin
               aluc = 4'b0000;
          end
          else if (instruction[31 : 26] == 6'b000001)
          begin
               aluc = 4'b0011;
          end
          pcreg_ena = 1;//
          d_{ram}_wena = op[23] || op[38] || op[39];//
          d_{ram}ena = op[22] \parallel op[23] \parallel op[35] \parallel op[36] \parallel op[37] \parallel op[38] \parallel op[39] \parallel
op[40];//
          ext5_s = 0;//
          ext16_s = op[17] \parallel op[18] \parallel op[22] \parallel op[23] \parallel op[26] \parallel op[27] \parallel op[35] \parallel op[36] \parallel
op[37] \parallel op[38] \parallel op[39] \parallel op[40]; //
          ext18_s = op[24] \parallel op[25] \parallel op[51];//
          rf_we = \sim (op[16] \parallel op[23] \parallel op[24] \parallel op[25] \parallel op[29] \parallel op[32] \parallel op[33] \parallel op[38] \parallel
op[39] \parallel op[44] \parallel op[45] \parallel op[46] \parallel op[48] \parallel op[49] \parallel op[50] \parallel op[51] \parallel op[52] \parallel op[53]); /\!/
          if (op[17] \parallel op[18] \parallel op[19] \parallel op[20] \parallel op[21] \parallel op[22] \parallel op[26] \parallel op[27] \parallel op[28] \parallel
op[35] \parallel op[36] \parallel op[37] \parallel op[40] \parallel op[41])
          begin
               rf_waddr = instruction[20 : 16];
          end
          else if (op[16] || op[23] || op[24] || op[25] || op[29] || op[32] || op[33] || op[38] ||
op[39] \parallel op[44] \parallel op[45] \parallel op[46] \parallel op[48] \parallel op[49] \parallel op[50] \parallel op[51] \parallel op[52] \parallel op[53])
          begin
```

end

```
rf_waddr = 0;
                                                 end
                                                 else if (op[30])
                                                 begin
                                                                            rf_{waddr} = 5'b111111;
                                                 end
                                                 else
                                                 begin
                                                                            rf waddr = instruction[15:11];
                                                 end//
                                                 if (op[10] \parallel op[11] \parallel op[12] \parallel op[28] \parallel op[29] \parallel op[30] \parallel op[33] \parallel op[42] \parallel op[43] \parallel
op[49] \parallel op[52])
                                                 begin
                                                                            rf_raddr1 = 0;
                                                 end
                                                 else if(op[41])
                                                 begin
                                                                            rf_raddr1 = instruction[15 : 11];
                                                 end
                                                 else if (op[44])
                                                 begin
                                                                            rf_raddr1 = instruction[20 : 16];
                                                 end
                                                 else
                                                 begin
                                                                            rf_raddr1 = instruction[25 : 21];
                                                 if (op[16] \parallel op[17] \parallel op[18] \parallel op[19] \parallel op[20] \parallel op[21] \parallel op[22] \parallel op[26] \parallel op[27] \parallel
op[28] \parallel op[29] \parallel op[30] \parallel op[31] \parallel op[33] \parallel op[34] \parallel op[35] \parallel op[36] \parallel op[37] \parallel op[40] \parallel o
op[41] \parallel op[42] \parallel op[43] \parallel op[45] \parallel op[46] \parallel op[49] \parallel op[52])
                                                 begin
                                                                            rf_raddr2 = 0;
                                                 end
                                                 else if (op[44])
                                                 begin
                                                                            rf_raddr2 = instruction[15 : 11];
                                                 end
                                                 else
                                                 begin
                                                                            rf_raddr2 = instruction[20 : 16];
                                                 end//
                                                 M1 = op[17] \parallel op[18] \parallel op[19] \parallel op[20] \parallel op[21] \parallel op[22] \parallel op[23] \parallel op[26] \parallel op[27]
\parallel op[28] \parallel op[35] \parallel op[36] \parallel op[37] \parallel op[38] \parallel op[39] \parallel op[40]; //
                                                 M2 = \sim (op[10] \parallel op[11] \parallel op[12] \parallel op[16] \parallel op[28] \parallel op[29] \parallel op[30] \parallel op[31] \parallel
```

```
op[32] \parallel op[33] \parallel op[34] \parallel op[41] \parallel op[42] \parallel op[43] \parallel op[44] \parallel op[45] \parallel op[46] \parallel op[47] \parallel
op[48] \parallel op[49] \parallel op[52] \parallel op[53]); \! / \! /
             if \ (op[16] \ \| \ op[22] \ \| \ op[23] \ \| \ op[24] \ \| \ op[25] \ \| \ op[32] \ \| \ op[33] \ \| \ op[35] \ \| \\
op[36] \parallel op[37] \parallel op[38] \parallel op[39] \parallel op[40] \parallel op[41] \parallel op[42] \parallel op[43] \parallel op[44] \parallel op[45] \parallel
op[46] \parallel op[47] \parallel op[48] \parallel op[49] \parallel op[50] \parallel op[51] \parallel op[52] \parallel op[53])
             begin
                   M4 = 2'b00;
             end
             else if (op[30] || op[34])
             begin
                   M4 = 2'b10;
             end
             else if (op[31])
             begin
                   M4 = 2'b11;
             end
             else
             begin
                   M4 = 2'b01;
             end//
             M5 = op[51];//
             if (op[35] || op[36] || op[37] || op[40])
             begin
                   M7 = 3'b001;
             end
             else if (op[41])
             begin
                   M7 = 3'b010;
             end
             else if (op[42])
             begin
                   M7 = 3'b011;
             end
             else if (op[43])
             begin
                   M7 = 3'b100;
             end
             else if (op[47])
             begin
                   M7 = 3'b101;
             end
             else
             begin
                   M7 = 3'b000;
```

```
end//
if (op[45])
begin
    M8 = 2'b01;
end
else if (op[48])
begin
    M8 = 2'b10;
end
else
begin
     M8 = 2'b00;
end//
if (op[46])
begin
    M9 = 2'b01;
end
else if (op[48])
begin
    M9 = 2'b10;
end
else
begin
    M9 = 2'b00;
end
if (op[36])
begin
    eo_instr = 2'b01;
end
else if (op[37])
begin
    eo_instr = 2'b11;
end
else if (op[40])
begin
    eo_instr = 2'b10;
end
else
begin
    eo_instr = 2'b00;
end//
if (op[33])
begin
    cp0_instr = 3'b001;
```

```
end
else if (op[41])
begin
     cp0_instr = 3'b100;
end
else if (op[44])
begin
     cp0_instr = 3'b010;
end
else
begin
     cp0_instr = 3'b000;
end//
cp0_ena = op[33] \parallel op[41] \parallel op[44] \parallel op[49] \parallel op[52];//
if (op[49])
begin
     cp0\_cause = 5'b01000;
end
else if (op[50])
begin
     cp0\_cause = 5'b01101;
end
else if (op[52])
begin
     cp0_cause = 5'b01001;
end
else
begin
     cp0_cause = 5'b00000;
end//
div_instr = op[32];//
mul\_instr = op[48];//
hi_ena = op[32] \parallel op[45] \parallel op[48] \parallel op[53];//
lo_ena = op[32] \parallel op[46] \parallel op[48] \parallel op[53];//
if (op[38])
begin
     d_ram_instr = 2'b01;
end
else if (op[39])
begin
     d_ram_instr = 2'b10;
end
else
begin
```

```
d_ram_instr = 2'b00;
             end//
             if (instruction == 32'hfffffff)
             begin
                  pcreg_ena = 0;
                  rf_we = 0;
             end
        end
    endmodule
2. cpu 建模
    module cpu(
        input clk,
        input reset,
        input [31:0] inst,
        input [31:0] dmem_out,
        output [31:0] pc,
        output dmem_ena,
        output dmem_wena,
        output [31:0] dmem_addr,
        output [31:0] dmem_in,
        output [1:0] d_ram_instr
        );
        wire [31:0] vpc;
        wire [31:0] valu;
        wire zero;
        wire carry;
        wire negative;
        wire overflow;
        wire [31:0] vreg1;
        wire [31:0] vreg2;
        wire [31:0] vconcat;
        wire [31:0] vaddj;
        wire [31:0] vnpc;
        wire [31:0] vpc_8;
        wire [31:0] vext18;
        wire [31:0] vext16;
        wire [31:0] vext5;
        wire [31:0] vclz;
        wire [31:0] vcp0_addr;
        wire [31:0] vcp0_sta;
        wire [31:0] vcp0_rdata;
        wire [31:0] vhi;
        wire [31:0] vlo;
```

```
wire [31:0] vmul1;
wire [31:0] vmul2;
wire [31:0] vdivider1;
wire [31:0] vdivider2;
wire [31:0] veo;
wire [31:0] vmid;
wire [31:0] vmux_1;
wire [31:0] vmux_2;
wire [31:0] vmux_3;
wire [31:0] vmux_4;
wire [31:0] vmux_5;
wire [31:0] vmux_6;
wire [31:0] vmux_7;
wire [31:0] vmux_8;
wire [31:0] vmux_9;
wire pcreg_ena;
wire ext5_s;
wire ext16_s;
wire ext18_s;
wire reg_we;
wire [4:0] reg_waddr;
wire [4:0] reg_raddr1;
wire [4:0] reg_raddr2;
wire [3:0] aluc;
wire M1;
wire M2;
wire [1:0] M3;
wire [1:0] M4;
wire M5;
wire [1:0] M6;
wire [2:0] M7;
wire [1:0] M8;
wire [1:0] M9;
wire [1:0] eo_instr;
wire [2:0] cp0_instr;
wire cp0_ena;
wire [4:0] cp0_cause;
wire div_instr;
wire mul_instr;
wire hi_ena;
```

wire lo_ena;

```
assign dmem_addr = valu;
    assign dmem_in = vreg2;
    controller cpu54controller inst(inst, zero, negative, pcreg ena, dmem wena, dmem ena,
ext5_s, ext16_s, ext18_s, reg_we, reg_waddr, reg_raddr1, reg_raddr2, aluc,
                                          M1, M2, M3, M4, M5, M6, M7, M8, M9,
eo_instr, cp0_instr, cp0_ena, cp0_cause, div_instr, mul_instr, hi_ena, lo_ena, d_ram_instr);
    single_reg pcreg_inst(clk, reset, pcreg_ena, vmux_6, vpc);
    single_reg2 mid(clk, reset, 1, vreg1, vmid);
    single_reg2 hi(clk, reset, hi_ena, vmux_8, vhi);
    single_reg2 lo(clk, reset, lo_ena, vmux_9, vlo);
    alu alu_inst(vmux_2, vmux_5, aluc, valu, zero, carry, negative, overflow);
    clz clz inst(vreg1, vclz);
    divider divider_inst(vreg1, vreg2, div_instr, vdivider2, vdivider1);
    mul mul_inst(vreg1, vreg2, mul_instr, vmul2, vmul1);
    regfile cpu_ref(clk, reset, reg_we, reg_raddr1, reg_raddr2, reg_waddr, vmux_7, vreg1,
vreg2);
    cp0 cp0_inst(clk, rst, cp0_ena, cp0_instr[2], cp0_instr[1], cp0_instr[0], vnpc, vreg1[4:0],
cp0_cause, vreg2, vcp0_rdata, vcp0_sta, vcp0_addr);
    concatenator concat(inst[25:0], vpc[31:28], vconcat);
    add addj(vnpc, vext18, vaddj);
    add npc(vpc, 4, vnpc);
    add pc_8(vpc, 4, vpc_8);
    ext #(.WIDTH(5)) ext5(inst[10 : 6], ext5_s, vext5);
    ext #(.WIDTH(16)) ext16(inst[15:0], ext16 s, vext16);
    ext #(.WIDTH(18)) ext18({{inst[15:0]}, {2'b00}}, ext18_s, vext18);
    ext_other ext_other_inst(dmem_out, eo_instr, veo);
    mux2 mux_1(vreg2, vext16, M1, vmux_1);
    mux2 mux_2(vext5, vreg1, M2, vmux_2);
    mux4 mux_3(vmid, vconcat, vnpc, vaddj, M3, vmux_3);
    mux4 mux 4(dmem out, valu, vpc 8, vclz, M4, vmux 4);
    mux2 mux_5(vmux_1, 0, M5, vmux_5);
    mux4 mux_6(vmux_3, 32'h00400004, vcp0_addr, 0, M6, vmux_6);
    mux8 mux_7(vmux_4, veo, vcp0_rdata, vhi, vlo, vmul2, 0, 0, M7, vmux_7);
    mux4 mux_8(vdivider1, vreg1, vmul1, 0, M8, vmux_8);
    mux4 mux_9(vdivider2, vreg1, vmul2, 0, M9, vmux_9);
endmodule
```

assign pc = vpc;

七. 顶层模块设计

```
module sccomp_dataflow(
    input clk_in,
    input reset,
    output [31:0] inst,
    output [31:0] pc
    );
    wire [31:0] dmem_out;
    wire dmem_ena;
    wire dmem_wena;
    wire [31:0] dmem_addr;
    wire [31:0] dmem_in;
    wire [1:0] d_ram_instr;
    wire [31:0] instruction;
    reg [25:0] cnt;
    assign inst = instruction;
    cpu sccpu(clk_in, reset, instruction, dmem_out, pc, dmem_ena, dmem_wena,
dmem_addr, dmem_in, d_ram_instr);
    imem im(pc[12:2], instruction);
    ram dmem(clk_in, dmem_ena, dmem_wena, d_ram_instr, dmem_addr[12:0], dmem_in,
dmem_out);
endmodule
```

八. 前仿真测试

我在控制器中添加了当指令读取到fffffffff时关闭PC寄存器和寄存器堆的写入信号,并在coe文件的最后添加了一条ffffffff指令,因此PC寄存器和寄存器堆里的值能维持在最后一条指令执行后的状态,只需观察波形的最后即可判断前仿真结果(我也将每个周期的结果都打印出来进行比对,但是不便于放置在报告中,所以就只能展示几条代表性指令的波形)

测试文件如下:

```
module top_tb();

reg clk_in;

reg reset;

wire [31:0] inst;

wire [31:0] pc;

initial

begin

clk_in = 0;

reset = 0;

end

always
```

```
#15 clk_in = ~clk_in;
sccomp_dataflow sccomp_dataflow_inst(clk_in, reset, inst, pc);
endmodule
```

使用 mips_54_mars_simulate_student_ForWeb.coe 测试的前仿真结果如下:

mux8. v × @ rem. v × @ mul. v × @ divider. v × @ clz. v	X 🐯 ext_other.v X 6	single_r	eg2. v 🗙 🚾 contr	roller.v 🗙 🐯 c	pu. v 🗙 🔯 :	sccomp_dataflow.v ×	₩ top_tb.v ×	Untitled 1	K	9 12
Name	Value		28, 720 ns	28, 740 ns	28, 760 ns	28, 780 mgs	28, 800 ns	28, 820 ng	28, 840 ng	28, 860 ns
₩ clk_in	0									
le reset	0									
□ 📆 inst[31:0]	3e01ffff	\times	201e006d	afbe0000				81004f9		
□ - 1 pe[31:0]	00400e90	\times	004013Ъ0	00401354	=	004013Ъ8		0040	3e4	

经过比较仿真结果、寄存器内容的变化过程和 Mars 的执行结果与过程,指令通过前仿真。

九. 后仿真测试

```
后仿真测试文件如下:
module after_tb();
reg clk_in;
reg reset;
wire [31:0] inst;
wire [31:0] pc;
initial
begin
    clk_in = 0;
    reset = 0;
end
always
    #50 clk_in = ~clk_in;
sccomp_dataflow sccomp_dataflow_inst(clk_in, reset, inst, pc);
```

使用 mips_54_mars_simulate_student_ForWeb.coe 测试的后仿真结果如下:



十. 下板结果

由于下板需要在七段数码管显示结果,为了便于观察,我对 cpu 进行了分频,并添加了项层模块,如下:

```
module cpu54top(
input clk_in,
input reset,
output [7:0] o_seg,
output [7:0] o_sel
);
wire [31:0] inst;
```

下板结果如图所示:

