

DEPARTAMENTO DE ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES

**TECNOLOGÍA ORGANIZACIÓN** DE **COMPUTADORES** 1º Grado en Ingeniería Informática.

GRANADA, 11 de Septiembre de 2014 **EXAMEN DE TEORÍA Y PROBLEMAS** 

Apellidos :		PATRON
Nombre :	Grupo:	T → 85'
D.N.I. :		P→ 40'
EJERCICIOS (Temas 1º y	2º):	125'

1. (0,75 pto.) Suponga que un computador trabaja con datos enteros y con longitud de palabra n = 8 bits. Dados los datos de la columna de la izquierda en representación interna, indique su valor en decimal en la columna de la derecha. Para representación sesgada (el sesgo es  $S=2^7=128$ ).


Representación	Representación interna	Valor decimal que representa
(Signo Magnitud)	1000 0101	- 5
(Complemento 1)	0000 0111	+7
(Complemento 2)	1111 1110	- 2
(Sesgada)	1000 0100	+ 4
(Entero sin signo)	1111 1110	+ 254

- 2. (0,25 pto.) Suponiendo que tenemos el número N = 1011 1110 de 8 bits en representación complemento a 2. Indique qué representación en complemento a 2 tendría en una representación utilizando 16 bits. 1111 1111 1011
- 3. (1,50 pto.) Un procesador dispone, entre otros, de los siguientes elementos: Registro de Dirección (AR) de 32 bits, Registro de Datos (DR) de 16 bits y Contador de Programa (PC). El procesador funciona con un reloj de frecuencia 10 MHz y está conectado mediante el bus de datos con la memoria y para cada transferencia de un dato se requieren 4 ciclos de reloj.
  - 16 bits a. Número de bits del bus de datos (DB).
  - b. Número de bits del bus de direcciones (AB). 32 bits
  - c. Número de bits del registro de instrucciones (IR). 36 5 its


  - c. Número de bits del registro de insulaciones (20). 32 5173 de la Tamaño en bits del registro Contador de Programa (PC). 32 5173 de la Tamaño en MB o GB). 8 6 8 5 4 5
  - f. Velocidad de transferencia de datos entre el procesador y la memoria.  $5 \times 10^6 \, \text{B}_8 \, \text{kg/s}$

## EJERCICIOS (Temas 3°, 4° y 5°):

**4. (1,00 pto.)** Analice el circuito de la figura y obtenga razonadamente la tabla de verdad de la función de conmutación f(a,b,c) y una realización equivalente del circuito con estructura AND/OR y NAND/NAND.



- **5. (0,50 pto.)** Se desea diseñar un circuito combinacional tal que, dadas dos entradas de dos números binarios enteros positivos de 2 bits, X=(x1 x0) e Y=(y1 y0), genere la salida de 4 bits, Z=(z3 z2 z1 z0), donde Z = (X\*Y), siendo "\*" la operación de multiplicación aritmética. Para ello, realice lo siguiente:
  - a. Tablas de verdad de cada función z3, z2, z1, z0.
  - b. Se quiere realizar el diseño con una memoria ROM de tamaño mínimo. ¿Cuál es el tamaño de dicha memoria ROM? Dibuje explícitamente la estructura de la ROM, indicando las conexiones requeridas en el plano OR.
- **6. (1,00 pto.)** Complete el siguiente diagrama de tiempos para el circuito de la figura.



**7. (0,50 pto.)** Un sistema secuencial síncrono tiene dos entradas  $(X_1 y X_0)$ , y una salida (Z). Su función es comparar las secuencias que recibe por ambas entradas. Si  $X_1 = X_0$  durante **al menos** tres ciclos de reloj consecutivos, el circuito genera Z=1 a partir del tercer ciclo (**mientras**  $X_1 = X_0$ ); en cualquier otro caso, produce Z=0, tal como se refleja en el siguiente ejemplo:

Obtenga el diagrama de estados y la tabla de estados del sistema secuencial síncrono.

- **8. (1,00 pto.)** Empleando biestables de tipo D y las puertas lógicas que se necesiten, diseñe un generador de secuencia síncrono con 2 salidas binarias (z1 y z0), que genere la siguiente secuencia de valores de salida Z=(z1,z0)={ 1, 3, 2, 2, 0, 3; 1, 3, 2, 2, 0, 3,...}.
- **9. (1,00 pto.)** Para la unidad de procesamiento de la figura:




Tabla de Operaciones de la ALU S0 S1 Ζ 0 0  $\overline{X \cdot Y}$ Y MAS 1 0 1 0 X MAS Y 1 1 Υ 1

Complete la siguiente tabla indicando la operación RT que se realiza tras el flanco de subida de la señal de reloj. En la primera fila se ha proporcionado un ejemplo.

LD_A	LD_B	M0	S1	S0	Operación RT
1	0	1	1	1	$A \leftarrow B MAS 1$ , B no cambia
1	0	1	0	1	At BHOS 1, B NO Cambia
1	1	0	0	0	A + A · BUST , B + A · BUST
0	1	1	1	0	A MO Cambio, B & A MAS B
1	1	0	0	1	A + BUSTHAS 1 B+ BUSTHAS 1




DEPARTAMENTO DE ARQUITECTURA Y TECNOLOGÍA DE COMPUTADORES

TECNOLOGÍA Y ORGANIZACIÓN DE COMPUTADORES 1º Grado en Ingeniería Informática.

**GRANADA, 11 de Septiembre de 2014 EXAMEN DE SEMINARIOS Y PRÁCTICAS.** 

Apellidos :		
Nombre :	Grupo :	
D.N.I. :		

- **1. (0,50 pto.)** Qué tiempo de música en calidad radio FM estéreo (frecuencia de muestreo fs=22,05KHz, 2 Bytes/muestra, 2 canales) se puede almacenar en un USB de 4 GB?
  - a. Indicar el tiempo en horas si se almacena el fichero sin comprimir.
  - b. Indicar el tiempo en horas si se almacena el fichero comprimido con una compresión 4:1.
- **2. (0,50 pto.)** Dada la función:  $f(A, B, C, D) = \sum m (0, 7, 8, 10, 12, 15) + d (2, 5) y considerando D la variable menos significativa, obtenga su implementación mínima con estructura AND/OR y NAND/NAND. Para ello:$ 
  - a) Rellene los unos e indiferencias del mapa de Karnaugh indicando explícitamente las variables correspondientes a cada eje (en la parte superior izquierda del mapa de Karnaugh)
  - b) Obtenga la expresión algebraica mínima como suma de productos. Marque los cubos utilizados para la minimización (cubos o adyacencias de mayor orden).
  - c) Dibujar el circuito de dos niveles de puertas lógicas AND/OR,
  - d) Dibujar el circuito de dos niveles de puertas lógicas NAND/NAND.



**3. (0.50 pto)** Los biestables del laboratorio de prácticas son del tipo JK. En prácticas se utilizaron este tipo de biestables configurados debidamente para que funcionaran como biestables de tipo T o D. Dibuje explícitamente las conexiones y/o componentes necesarios para configurar un biestable de tipo JK como un tipo T o tipo D e indique la entrada que actuaría como entrada T ó D en el circuito correspondiente. Para el biestable de tipo T suponiendo que su entrada es T=1 constantemente, su estado inicial es Q=0 y que los biestables sean activos por flanco de subida, dibuje un cronograma con una duración de la señal de reloj de 5 ciclos que ilustre el funcionamiento de la salida Q del biestable tipo T.

**4. (1 pto.)** En la tabla de la figura P4a se indica el repertorio de las 4 instrucciones del computador simple CS1, indicando sus nombres en ensamblador, el resultado de su ejecución descrita a nivel de transferencia a registros (RT) y su formato en binario.

Ensamblador		Format	to de la Instrucción en binario	
(\$DirDato en hexadecimal)	Descripción RT	со	Dirección del Dato en binario	
STOP	Fin ejecución	00	XXXXX	
ADD \$DirDato	AC ← AC + M(\$DirDato) 01		$A_5 A_4 A_3 A_2 A_1 A_0$	
SUB \$DirDato	AC ← AC - M(\$DirDato)	10	A <sub>5</sub> A <sub>4</sub> A <sub>3</sub> A <sub>2</sub> A <sub>1</sub> A <sub>0</sub>	
STA \$DirDato	M(\$DirDato) ← AC	11	A <sub>5</sub> A <sub>4</sub> A <sub>3</sub> A <sub>2</sub> A <sub>1</sub> A <sub>0</sub>	

Tabla P4a

			R	AM					DIRECCIONES DE MEMORIA
i	FO	71	F2	B1	73	F4	00	00	→ 00 - 07
ı	00	00	00	00	00	00	00	00	→ 08 - 0F
ı	00	00	00	00	00	00	00	00	<b>→</b> 10 − 17
	00	00	00	00	00	00	00	00	→ 18 – 1F
ı	00	00	00	00	00	00	00	00	<b>→</b> 20 − 27
ı	00	00	00	00	00	00	00	00	→ 28 - 2F
ı	00	07	00	0A	00	00	00	00	→ 30 - 37
	00	00	00	00	00	00	00	00	$\rightarrow$ 38 – 3F

Dada la **Tabla P4b** correspondiente al contenido inicial de la memoria RAM del CS1, donde se almacenan las instrucciones de un programa y datos, ambos en formato hexadecimal, junto con una columna que indica el rango de direcciones de memoria en hexadecimal, correspondiente a cada fila. Realice lo siguiente:

a) Copiar la notación en hexadecimal de las instrucciones del programa almacenado en memoria (de la dirección 0 a la 6, es decir la primera fila de la RAM, Tabla P4b) en la última columna de la *Tabla P4c*. A partir de esta información completar el resto de la *Tabla P4c*, indicando para cada instrucción:

1) su notación en ensamblador, 2) su descripción RT, 3) su notación en binario.

## Tabla P4b

**b)** Sabiendo que antes de ejecutar el programa, el contenido de la memoria es el de la *Tabla P4b* y que el acumulador *AC* contiene el valor *FF* en hexadecimal. Indicar los datos en hexadecimal que se verían en la memoria RAM, correspondientes a las direcciones de memoria: \$30, \$31, \$32, \$33, \$34, después de ejecutar el programa.

Programa en		Instr	ucción en binario	Instrucción	
ensamblador (\$DirDato en hexadecimal)	Descripción RT del programa	CO 2 bits	Dirección del dato en binario con 6 bits	en hexadecimal	COMENTAR
STA \$30	M(\$30) ← AC	11	11 0000	F0	M (\$30) = FF
ADD \$31	AC - AC+ M(\$31)	01	110001	71	AC = FF+07=06
STA \$32	H(\$32) ← AC	11	11 0010	ŁS	M (\$32) = 06
SUB\$31	AC+ AC-H (\$31)	10	11 0001	B1	AC = 06 - 07 = FF
ADD \$33	AC - AC + M (\$33)	01	11 0011	13	AC = FF+ 0A = 09
STA \$34	M(\$34) + AC	11	11 0100	F4	4(\$34) = 09
STOP	PARAR	00	00 0000	00	

TRAS LA EDE CUCIÓN DEL PROGRAMA!

AC=09; H\$30 = FF; H\$31 = 07; H(\$32)=06;

H(\$33) = OA ; H(\$34) = 09

$$(1^{2})$$
 a) 1000 0101  $(54) = -5$ 

Complemente a 2. Es un mémor negativo. May que extender el rijno


IGUAL

e) 
$$2^{32}$$
 PALABRAS DE 2 Bytes =  $46$  palabras DE 2 Bytes =

40)

XA	A= X· b	B = 5	C = A . 3	$D = B \cdot X$	ZZCOD
00	1-	1	1	0	1
01	1	0	0	0	0
10	1	1	1	1	0
11	0	0	1	0	1
		1			

101





_ ~ )		200	(3)
59	X1 X0 G1 Y0	33 82 31 30	b) ROM 4*24*4
<u>a)</u>	0 0 0 0	0000	×1 ×0 4, 40
	0 0 1 0	0000	图图》
	0011	0 0 0 0	
101	0 1 00	0000	
	0101	0 0 0 1	
	0 1 1 0 0 1 1 1	0 0 10	
		0 0 0 0	
	1000	0 0 10	
	1010	0100	1
	0011	0 110	D-
	1100	0000	9 9
	11 01	0110	0 0 0
đ	1111	1 00 1	
			B
			3, 2, 2, 2, 2

101

$$D_0 = X$$

 $D_{A} = Q_{1} \oplus Q_{0}$   $Z = \frac{1}{X + Q_{1}}$ 





HEALY

8°) TABLA TRANSICIÓN DEL GENERABON

a) M= v= salides Zmax = 3 = 11)2 & Mecerita 2 sulides (21,20)

b) p= u= biestables. Médulo N= 6 estades > Mecenta 3 biestables (Di D1 D0) > (Q2 Q1 Q6)

e) Dado que ent p uo re prede (a priori) identifica

Zi = Qi >> Zi +Qi


Q2 Q1 Q0	Q tti Q1 Qotti	12,20	1 Dz D, Do
000	0 0 1	01	001
0 0 1	0 1 0	1 1	010
010	0 1 1	10	011
011	1 0 0	10	100
100	101	00	101
101	000	11	000
410			~
111			~

Contadar as condente de médulo 6

Di=Qit+1

Finalitación del	direiro			S 77-8-3
Q2 00 01 11 10 10	OUMILO	100011110	00 01 11 10	00 01 11 10
0 11 1	1			
1 1 -1	( - )-	101-161		11-12
ξ,	20	Dr	Da	Do
Z1 = Q1+00	;	$D_2 = (Q_1 \cdot Q_0)$	+ (0,000)	
Zo = (0, 0,)+(0).	Q0) .	D. = (0.00.	(2,)+Q,·Q0	

, Do = 00



## 9º) Tabla del problema

LDA	LOB	Ho	3,	So	OPERACIÓN
1	Ø	1	1	1	A + Buss 1, Buo Combin
1	0	1	0	1	A + B MAS 1, Buo Combin
1	1	0	0	0	A = A. BUST B = A. BUST
0	1	1.	1	N	A no Corumia, B & Ams, B.
1	1	0	0	1	A -BUTHOSA / B & ROTMASA



## SEMINATIOS Y PRACTICAS 11-09-2014

1)a) Como re unestra a 22.050 Hz, en s

Segundo habra 22.050 muestres que, a

101 3 Bstes/mestre y 2 concels de mestres dera que 1 resundo de muestre o es: 22.050 uvestry \* 2 Bsts \* 2 carals = 88,200 B/s

4 GB jtes = 4 x 2 B8 tes = = 4.294.967.296 Boks.

En touces:


4.294.967.296 Byte = 48,695,7745= 88, 200 Bytes/5


= 811, 596 minuts = 13 hors, 31 y 35,774"

5) Si re al macena el fichers compriments con un factor de 4 a 1, le cabran 4 veces mes información, es deer.

194,783,096 S = 3.246,38 minus = = 54 hors, 6y 23,09".

b) - 
$$\frac{ABCD}{BBD}$$
  $\frac{TP}{BBD}$  -  $\frac{CUBO}{CUBO}(0-2-8-10) = -0-0 \Rightarrow BD$  -  $\frac{CUBO}{BBD}$   $\frac{17-15}{BBD}$   $\frac{1}{2}$   $\frac{1}{2}$ 





40) CSI Hecho en la hoja del envuciado

