

# Centro Federal de Educação Tecnológica de Minas Gerais

Departamento de Computação Curso de graduação em Engenharia da Computação Laboratório de Arquitetura e Organização de Computadores II Profa. Daniela Cristina Cascini Kupsch (cascini@cefetmg.br) /

## Prática I – Valor 20 pontos Data de Entrega: Partes I e II: 22/04/2022

**Objetivo:** Esta prática tem a finalidade de exercitar os conceitos relacionados à hierarquia de memória.

**Parte I (4 pontos)**: Implementação de uma memória RAM utilizando a biblioteca LPM. A parte I do arquivo Pratical\_ingles.pdf apresenta uma orientação de como utilizar a biblioteca. O teste deve ser realizado utilizando o número de ordem de chamada da dupla. Devem ser realizadas duas escritas em posições distintas da memória e em seguida a leitura destas posições.

**Parte II (4 pontos)**: Inicialização da memória utilizando um arquivo (MIF - memory initialization file (MIF)). As duas primeiras posições da memória devem conter o número de chamada da dupla e as demais posições devem ser números sequenciais ao maior número dentre eles. A parte V do arquivo PraticaI\_ingles.pdf apresenta uma orientação de como utilizar a biblioteca.

**Parte III (12 pontos)**: Implemente uma cache associativa por conjunto de 2 vias, com utilização do MIF e realização da leitura e escrita utilizando o *display* de 7-segmentos. O aluno deve mostrar o que ocorre em casos de acerto e falha de leitura/escrita na cache e situações que modificam os bits "Dirty", "LRU" e "Válido". Os casos de testes serão disponibilizados.

#### Submissão

Crie um pacote contendo TODOS os códigos fontes, formas de onda, e o relatório do projeto. Cada dupla deverá submeter um pacote no Moodle. O nome do arquivo deve ser: nomealuno1\_nomealuno2\_pratica1.zip

O relatório deverá incluir os seguintes componentes:

- 1. Para cada parte, as formas de onda. Para a **Parte III** deve ser apresentada uma explicação que mostre o correto funcionamento.
- 2. Para a parte II e III, arquivo.mif.

3. O **projeto** do seu sistema para a **Parte III**, incluíndo detalhes necessários dos módulos criados. Faça uma figura mostrando os blocos básicos e interconexões.

## Apresentação

Para cada parte, a dupla deverá apresentar o funcionamento na placa.

Parte I e Parte II: Leitura e escrita em posições distintas da memória para a ParteI. Leitura do MIF para a Parte II.

**Parte III**: Os testes a serem apresentados estão listados no arquivo de Código\_Testes\_PraticaI

### Avaliação

Parte 1 e 2: Qualidade do código (20%), Simulação (30%), Apresentação (50%)

Parte 3: Apresentação dos casos de testes (40%); Projeto da Arquitetura (10%), Qualidade do código (20%); Simulações com explicações (20%); Relatório (10%)