

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ	«Информатика и системы управления»
КАФЕДРА	«Компьютерные системы и сети (ИУ6)»
НАПРАВЛЕНИЕ ПОДГОТОВКИ _	«09.03.04 Программная инженерия»

ОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ №4 по курсу «Архитектура ЭВМ»

«Методология разработки и верификации ускорителей вычислений на платформе Xilinx Alveo»

Студент:	<u>ИУ7-53Б</u>		М. Д. Маслова
	(группа)	(подпись, дата)	(И. О. Фамилия)
Преподаватель:			Е. Н. Дубровин
		(подпись, дата)	(И. О. Фамилия)

Содержание

Bı	Введение					
1	Основные теоретические сведения					
	1.1	Техно.	логия разработки ускорителей вычислений на модулях			
		Xilinx	Alveo	4		
	1.2	Описа	ние архитектуры разрабатываемого ускорителя	5		
2	Практическая часть					
	2.1	Исход	ный проект VINC	7		
		2.1.1	Моделирование	7		
	2.2	2 Проект VINC по варианту				
		2.2.1	Код индивидуального варианта	8		
		2.2.2	Моделирование	8		
		2.2.3	Сборка проекта	9		
		2.2.4	Тестирование	10		
3	Кон	трольн	ые вопросы	11		
3a	ключ	іение		12		

Введение

Целью данной работы является изучение архитектуры гетерогенных вычислительных систем и технологии разработки ускорителей вычислений на базе ПЛИС фирмы Xilinx.

В ходе лабораторной работы предлагается изучить основные сведения о платформе Xilinx Alveo U200, разработать RTL (Register Transfer Language, язык регистровых передач)) описание ускорителя вычислений по индивидуальному варианту, выполнить генерацию ядра ускорителя, выполнить синтез и сборку бинарного модуля ускорителя, разработать и отладить тестирующее программное обеспечение на серверной хост-платформе, провести тесты работы ускорителя вычислений.

1 Основные теоретические сведения

В данном разделе будут описаны технология разработки ускорителей вычислений на модулях Xilinx Alveo, а также архитектура разрабатываемого усорителя.

1.1 Технология разработки ускорителей вычислений на модулях Xilinx Alveo

Ускорителями вычислений принято называть специальные аппаратные устройства, способные выполнять ограниченный ряд задач с большей параллельностью и за меньшее время в сравнении с универсальными микропроцессорными ЭВМ. Как правило, ускоритель представляет собой структуру, включающую большое количество примитивных микропроцессорных устройств, объединенных шинами связей.

Создание ускорителей вычислений является трудоемким процессом, так как охватывает не только аппаратную разработку самого устройства, но и предполагает оптимизацию архитектуры ЭВМ для обеспечения наибольшей пропускной способности каналов передачи операндов и результатов, а также минимизации задержек и вычислительных затрат при ожидании работы ускорителей. Можно условно разделить ускорители на два класса: ускорители на основе СБИС и на основе ПЛИС.

В данной лабораторной работе мы изучим технологию создания ускорителей вычислений на основе ПЛИС (ускоритель **Xilinx Alveo U200** на основе ПЛИС xcu200-fsgd2104-2-е архитектуры Xilinx UltraScale).

Для работы с ускорительной платой разработано специальное окружение **XRT** (Xilinx Runtime), включающее компоненты пользовательского пространства и драйвера ядра.

В оборудовании, используемом для проведения лабораторной работы, использована так называемая XDMA сборка XRT, которая предполагает следующий сценарий взаимодействия ускорителя и пользовательского ПО:

1. Пользовательское ПО сканирует и инициализирует доступные ускорительные платы, совместимые с XRT, определяет доступные ресурсы, создает программное окружение пользовательского аппаратного ядра ускорителя

(далее используется термин kernel).

- 2. Ресурсы локальной памяти ускорительной платы отображаются в пространство памяти хост системы.
- 3. Инициализируются каналы DMA для прямого доступа к памяти ускорителя.
- 4. Данные, подлежащие обработке, копируются из ОЗУ в локальную память ускорителя посредством DMA.
- 5. Ядру ускорителя (или нескольким ядрам) посредством записи управляющих регистров, передаются параметры вычислений. Пользователь может увеличивать количество параметров по своему усмотрения. Типичным случаем является передача указателей на начало буферов исходных операндов и буфера результата, а также количество обрабатываемых значений.
- 6. Хост-система выдает сигнал Start ядрам ускорителей, после чего начинается обработка внутри платы Xilinx Alveo.
- 7. По завершении обработки kernel устанавливает флаг DONE, что вызывает прерывание по шине PCIe.
- 8. Драйвер обрабатывает прерывание и сообщает пользовательскому ПО о завершении обработки.
- 9. Пользовательское ПО инициализирует DMA передачу результатов из локальной памяти ускорителя в ОЗУ хост-системы.

1.2 Описание архитектуры разрабатываемого ускорителя

В ходе лабораторной работы будет использован базовый шаблон так называемого RTL проекта VINC, который может быть создан в IDE Xilinx Vitis и САПР Xilinx Vivado. Шаблон VINC выполняет попарное сложение чисел исходного массива и сохраняет результаты во втором массиве. Проект VINC включает:

- Проект ПО хоста, выполняющий инициализацию аппаратного ядра и его тестирование через OpenCL вызовы.
- Синтезируемый RTL проект ядра ускорителя на языках Verilog и SystemVerilog.
 - Функциональный тест ускорителя VINC на языке SystemVerilog.

Проект VINC представляет собой аппаратное устройство, связанное шиной AXI4 MM (Memory mapped) с DDR[i] памятью, и получающее настроечные параметры по интерфейсу AXI4 Lite от программного обеспечения хоста (рисунок 1.1). В рамках всей системы используется единое 64-х разрядное адресное пространство, в котором формируются адреса на всех AXI4 шинах.




Рисунок 1.1 – Функциональная схема разрабатываемой аппаратной системы

В каждой карте U200 имеется возможность подключить ускоритель к любому DDR[i] контроллеру в том регионе, где будет размещен проект. Всего для пользователя доступны 3 динамических региона: SLR0,1,2, для которых выделены каналы локальной памяти DDR[0], DDR[2], DDR[3] соответственно. Вся подключенная память DDR[0..3] доступна со стороны статического региона, в котором размещена аппаратная часть XRT.

Выбор одного из регионов для размещения проектов осуществляется на этапе так называемой линковки конфигурационного файла при помощи компилятора v++(фактически: компоновки, размещение и трассировки нескольких проектов в единый конфигурационный файл).

2 Практическая часть

2.1 Исходный проект VINC

2.1.1 Моделирование

Рисунок 2.1 – Код инкремента данных




Рисунок 2.2 – Транзакция чтения данных вектора на шине AXI4 MM из DDR памяти




Рисунок 2.3 – Транзакция запписи данных на шине AXI4 MM




Рисунок 2.4 – Инкремент данных в модуле

2.2 Проект VINC по варианту

2.2.1 Код индивидуального варианта

Рисунок 2.5 – Код инкремента данных

2.2.2 Моделирование




Рисунок 2.6 – Транзакция чтения данных вектора на шине AXI4 MM из DDR памяти




Рисунок 2.7 – Транзакция запписи данных на шине AXI4 MM




Рисунок 2.8 – Инкремент данных в модуле

2.2.3 Сборка проекта

Листинг 2.1 – Конфигурационный файл

```
1  [connectivity]
2  nk=rtl_kernel_wizard_0:1:vinc0
3  slr=vinc0:SLR2
4  sp=vinc0.m00_axi:DDR[3]
5  
6  [vivado]
7  prop=run.impl_1.STEPS.OPT_DESIGN.ARGS.DIRECTIVE=Explore
8  prop=run.impl_1.STEPS.PLACE_DESIGN.ARGS.DIRECTIVE=Explore
9  prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true
10  prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=AggressiveExplore
11  prop=run.impl_1.STEPS.ROUTE_DESIGN.ARGS.DIRECTIVE=Explore
```

2.2.4 Тестирование

Листинг 2.2 – Модифицированный модуль host_example.cpp

Рисунок 2.9 – Результаты тестирования

3 Контрольные вопросы

Заключение