

Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования

«Московский государственный технический университет имени Н.Э. Баумана

(национальный исследовательский университет)» (МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ	«Информатика и системы управления»
КАФЕДРА	«Компьютерные системы и сети (ИУ6)»
НАПРАВЛЕНИЕ ПОДГОТОВКИ _	«09.03.04 Программная инженерия»

ОТЧЕТ ПО ЛАБОРАТОРНОЙ РАБОТЕ №4 по курсу «Архитектура ЭВМ»

«Методология разработки и верификации ускорителей вычислений на платформе Xilinx Alveo»

Студент:	<u>ИУ7-53Б</u>		М. Д. Маслова	
	(группа)	(подпись, дата)	(И. О. Фамилия)	
Преподаватель:			Е. Н. Дубровин	
		(подпись, дата)	(И. О. Фамилия)	

Содержание

Bı	веден	ие		3		
1	 Основные теоретические сведения Практическая часть 					
2						
	2.1	Исход	цный проект VINC	. 5		
		2.1.1	Моделирование			
	2.2	Проек	ст VINC по варианту	. (
		2.2.1	Код индивидуального варианта	. 6		
		2.2.2	Моделирование	. 6		
		2.2.3	Сборка проекта	. 7		
		2.2.4	Тестирование	. 8		
3	Кон	трольн	ные вопросы	9		
Z _a	ишм	ομμο		1(

Введение

Целью данной работы является изучение архитектуры гетерогенных вычислительных систем и технологии разработки ускорителей вычислений на базе ПЛИС фирмы Xilinx.

1 Основные теоретические сведения

2 Практическая часть

2.1 Исходный проект VINC

2.1.1 Моделирование

Рисунок 2.1 – Код инкремента данных




Рисунок 2.2 – Транзакция чтения данных вектора на шине AXI4 MM из DDR памяти




Рисунок 2.3 – Транзакция запписи данных на шине AXI4 MM




Рисунок 2.4 – Инкремент данных в модуле

2.2 Проект VINC по варианту

2.2.1 Код индивидуального варианта

Рисунок 2.5 – Код инкремента данных

2.2.2 Моделирование




Рисунок 2.6 – Транзакция чтения данных вектора на шине AXI4 MM из DDR памяти




Рисунок 2.7 – Транзакция запписи данных на шине AXI4 MM




Рисунок 2.8 – Инкремент данных в модуле

2.2.3 Сборка проекта

Листинг 2.1 – Конфигурационный файл

```
1    [connectivity]
2    nk=rtl_kernel_wizard_0:1:vinc0
3    slr=vinc0:SLR2
4    sp=vinc0.m00_axi:DDR[3]
5    [vivado]
7    prop=run.impl_1.STEPS.OPT_DESIGN.ARGS.DIRECTIVE=Explore
8    prop=run.impl_1.STEPS.PLACE_DESIGN.ARGS.DIRECTIVE=Explore
9    prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.IS_ENABLED=true
10    prop=run.impl_1.STEPS.PHYS_OPT_DESIGN.ARGS.DIRECTIVE=AggressiveExplore
11    prop=run.impl_1.STEPS.ROUTE_DESIGN.ARGS.DIRECTIVE=Explore
```

2.2.4 Тестирование

Листинг 2.2 – Модифицированный модуль host_example.cpp

```
| Note |
```

Рисунок 2.9 – Результаты тестирования

3 Контрольные вопросы

Заключение