МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ ІМЕНІ ІГОРЯ СІКОРСЬКОГО»

Радіотехнічний факультет

ЛАБОРАТОРНА РОБОТА № 7

З ДИСЦИПЛІНИ

«Інформатика. Частина 2. Основи обчислювальної техніки»

й

Виконав: Мартинюк Микола
Студент групи РЕ - 51
Перевірив:

2026

Поведінковий опис на Verilog при проєктуванні синхронного лічильника.

Мета роботи: Набути навичок проєктування синхронного лічильника з описом його поведінки на мові Verilog HDL.

Варіант 15: реверсивний лічильник з модулем лічби M = 10. Описати поведінку лічильника на мові Verilog HDL, виконати компіляцію та симуляцію в середовищі Quartus Prime. Визначити затримку розповсюдження сигналів.

Хід роботи

1. Граф переходів

Лічильник має модуль лічби M = 10 - рахує від 0 до 9 і повертається до 0 (режим вгору) або від 9 до 0 і повертається до 9 (режим вниз). Кількість тригерів n = 4, оскільки $2^3 = 8 < 10 \leq 2^4 = 16$.



2. Таблиця переходів тригерів лічильника (напрямок вгору)

Стан	$Q_3Q_2Q_1Q_0(t)$	$Q_3Q_2Q_1Q_0(t+1)$	J_0	K_0	J_1	K_1	J_2	K_2	J_3	K_3
0→1	0000	0001	1	~	0	~	0	~	0	~
1→2	0001	0010	~	1	1	~	0	~	0	~
2→3	0010	0011	1	~	~	0	0	~	0	~
3→4	0011	0100	~	1	~	1	1	~	0	~
4→5	0100	0101	1	~	0	~	~	0	0	~
5→6	0101	0110	~	1	1	~	~	0	0	~
6→7	0110	0111	1	~	~	0	~	0	0	~
7→8	0111	1000	~	1	~	1	~	1	1	~
8→9	1000	1001	1	~	0	~	0	~	~	0
9→0	1001	0000	~	1	0	~	0	~	~	1

Таблиця 1. Таблиця переходів тригерів лічильника

3. Часові діаграми роботи лічильника



Рис.1 Часова діаграма роботи реверсивного синхронного лічильника з модулем лічби M = 10 (режим підрахунку вгору)



Рис.2 Часова діаграма роботи реверсивного синхронного лічильника з модулем лічби M = 10 (режим підрахунку вгору)

3. Карти Карно та логічні функції

Для кожного з 8 входів JK-тригерів побудовано карти Карно. Стани 10–15 не використовуються (don't care, ~). Синім виділено групу одиниць.

Карта Карно для J_0:

Q_1Q_0 Q_3Q_2	00	01	11	10
00	1	~	~	1
01	1	~	~	1
11	~	~	~	~
10	1	~	~	~

Рис. 1. Карта Карно для J_0

Мінімізація: всі клітинки є 1 або ~ → $J_0 = 1$

Карта Карно для K_0:

Q_1Q_0 Q_3Q_2	00	01	11	10
00	~	1	1	~
01	~	1	1	~
11	~	~	~	~
10	~	1	~	~

Рис. 2. Карта Карно для K_0

Мінімізація: одиниці лише в стовпцях $Q_0 = 1$ → $K_0 = Q_0$

Карта Карно для J_1:

Q_1Q_0 Q_3Q_2	00	01	11	10
00	0	1	~	~
01	0	1	~	~
11	~	~	~	~
10	0	0	~	~

Рис. 3. Карта Карно для J_1

Мінімізація: група $\{Q_3Q_2=00,01\} \times \{Q_1Q_0=01,11\} \rightarrow J_1 = \bar{Q}_3 \cdot Q_0$

Карта Карно для K_1:

Q_1Q_0 Q_3Q_2	**00**	**01**	**11**	**10**
00	~	~	1	0
01	~	~	1	0
11	~	~	~	~
10	~	~	~	~

Рис. 4. Карта Карно для K_1

Мінімізація: стовпець $Q_1Q_0=11$, всі 4 рядки $\rightarrow K_1 = Q_1 \cdot Q_0$

Карта Карно для J_2:

Q_1Q_0 Q_3Q_2	**00**	**01**	**11**	**10**
00	0	0	1	0
01	~	~	~	~
11	~	~	~	~
10	0	0	~	~

Рис. 5. Карта Карно для J_2

Мінімізація: стовпець $Q_1Q_0=11$, всі 4 рядки (решта ~) $\rightarrow J_2 = Q_1 \cdot Q_0$

Карта Карно для K_2:

Q_1Q_0 Q_3Q_2	**00**	**01**	**11**	**10**
00	~	~	~	~
01	0	0	1	0
11	~	~	~	~
10	~	~	~	~

Рис. 6. Карта Карно для K_2

Мінімізація: стовпець $Q_1Q_0=11$ у рядку $Q_3Q_2=01$ (решта ~) $\rightarrow K_2 = Q_2 \cdot Q_1 \cdot Q_0$ або $Q_1 \cdot Q_0$ з don't care

Карта Карно для J_3:

Q_1Q_0 Q_3Q_2	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	~	~	~	~
10	~	~	~	~

Рис. 7. Карта Карно для J_3

Мінімізація: одиниця у стані 7 (Q_3Q_2=01, Q_1Q_0=11), розширення через ~ → $J_3 = Q_2 \cdot Q_1 \cdot Q_0$і

Карта Карно для K_3:

Q_1Q_0 Q_3Q_2	00	01	11	10
00	~	~	~	~
01	~	~	~	~
іі11	~	~	~	~
10	0	1	~	~

Рис. 8. Карта Карно для K_3

Мінімізація: одиниця у стані 9 (Q_3Q_2=10, Q_1Q_0=01), розширення через ~ → $K_3 = Q_0$

Зведені логічні функції:

$J_0 = 1$; $K_0 = Q_0$

$J_1 = \bar{Q}_3 \cdot Q_0$; $K_1 = Q_1 \cdot Q_0$

$J_2 = Q_1 \cdot Q_0$; $K_2 = Q_1 \cdot Q_0$

$J_3 = Q_2 \cdot Q_1 \cdot Q_0$; $K_3 = Q_0$

4. Опис поведінки лічильника на Verilog HDL

```
1   module LW7 (
2       output reg [3:0] out,
3       input ud, enable, clk, reset
4   );
5
6   always @(posedge clk) begin
7       if (reset)
8           out <= 4'd0;
9       else if (enable) begin
10          if (ud) begin
11              if (out == 4'd9)
12                  out <= 4'd0;
13              else
14                  out <= out + 1;
15          end
16          else begin
17              if (out == 4'd0)
18                  out <= 4'd9;
19              else
20                  out <= out - 1;
21          end
22      end
23  end
24
25  endmodule
```

Рис. 9. Опис лічильника на мові Verilog HDL

5. Результати симуляції

Симуляція виконана в University Program VWF. Період CLK = 20 нс, enable = 1, reset = 0.

Режим підрахунку вгору (ud = 1):



Рис. 10. Результати симуляції – режим вгору (ud = 1)

Режим підрахунку вниз (ud = 0):



Рис. 11. Результати симуляції – режим вниз (ud = 0)

Результати підтверджують коректну роботу: підрахунок 0→1→…→9→0 та 0→9→8→…→1→0.

6. Аналіз затримки розповсюдження сигналів

Затримку визначено за допомогою Timing Analyzer (модель Slow 1200mV 125°C - найгірший сценарій).

Slow 1200mV 125C Model Setup: 'clk'

<<Filter>>

	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-1.277	out[0]~reg0	out[3]~reg0	clk	clk	1.000	-0.075	2.199
2	-1.261	out[1]~reg0	out[2]~reg0	clk	clk	1.000	-0.075	2.183
3	-1.247	out[1]~reg0	out[3]~reg0	clk	clk	1.000	-0.075	2.169
4	-1.183	out[0]~reg0	out[2]~reg0	clk	clk	1.000	-0.075	2.105
5	-1.138	out[0]~reg0	out[1]~reg0	clk	clk	1.000	-0.075	2.060
6	-1.133	out[2]~reg0	out[3]~reg0	clk	clk	1.000	-0.075	2.055
7	-0.993	out[3]~reg0	out[2]~reg0	clk	clk	1.000	-0.075	1.915
8	-0.993	out[3]~reg0	out[1]~reg0	clk	clk	1.000	-0.075	1.915
9	-0.988	out[3]~reg0	out[3]~reg0	clk	clk	1.000	-0.075	1.910
10	-0.902	out[2]~reg0	out[2]~reg0	clk	clk	1.000	-0.075	1.824
11	-0.899	out[2]~reg0	out[1]~reg0	clk	clk	1.000	-0.075	1.821
12	-0.890	out[1]~reg0	out[1]~reg0	clk	clk	1.000	-0.075	1.812
13	0.128	out[0]~reg0	out[0]~reg0	clk	clk	1.000	-0.075	0.794

Рис. 12. Результати аналізу затримок (Slow 1200mV 125°C)

Максимальна затримка розповсюдження (Data Delay) складає 2.199 нс - шлях out[0]→out[3].

7. Висновок

У ході роботи спроєктовано реверсивний синхронний лічильник з модулем лічби M = 10 на JK-тригерах. Складено таблицю переходів і карти Карно для всіх 8 керуючих входів. Отримано мінімізовані логічні функції: $J_0=1$, $K_0=Q_0$, $J_1=\bar{Q}_3\cdot Q_0$, $K_1=Q_1\cdot Q_0$, $J_2=Q_1\cdot Q_0$, $K_2=Q_1\cdot Q_0$, $J_3=Q_2\cdot Q_1\cdot Q_0$, $K_3=Q_0$. Виконано поведінковий опис на Verilog HDL, симуляція підтвердила правильну роботу в обох режимах. Максимальна затримка розповсюдження - 2.199 нс.

8. Контрольні питання

1. При використанні якого типу тригерів схема керування лічильником матиме найменшу кількість логічних елементів? Чому?

Найменшу кількість елементів забезпечують JK-тригери. Вони мають вбудований режим інверсії (J=K=1), що дозволяє безпосередньо реалізувати перемикання без додаткових зовнішніх елементів. D-тригери потребують окремого формування вхідного сигналу для кожного переходу, що збільшує кількість комбінаційної логіки.

2. Якій мікросхемі серії 1533 відповідає мікросхема 74HC109?
Мікросхемі 74HC109 відповідає КР1533ТВ9 серії 1533.

3. Які призначення виводів мікросхеми 74HC109?
Мікросхема 74HC109 містить два незалежних JK-тригери з позитивним фронтом тактування. На кожен тригер: CLK - тактовий вхід; J - вхід встановлення; /K - інвертований вхід скидання (активний рівнем 0); /PRE - асинхронне встановлення Q=1 (активний рівнем 0, незалежно від CLK); /CLR - асинхронне скидання Q=0 (активний рівнем 0, незалежно від CLK); Q і /Q - прямий та інвертований виходи. Оскільки тригерів два - всі виводи продубльовані. Разом з VCC і GND: 16 виводів.