МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ ІМЕНІ ІГОРЯ СІКОРСЬКОГО»

Радіотехнічний факультет

ЛАБОРАТОРНА РОБОТА № 8

З ДИСЦИПЛІНИ

«Інформатика. Частина 2. Основи обчислювальної техніки»

Виконав: Мартинюк Микола
Студент групи РЕ – 51
Перевірив:

2026

Мета роботи: Проєктування та дослідження асинхронного лічильника на JK-тригерах 74 серії.

Варіант 15: Побудувати додавальний асинхронний лічильник з модулем лічби M = 15 на JK-тригерах 74HC109.

Хід роботи

1. Граф переходів

Лічильник додавальний з модулем лічби M = 15: рахує стани 0→1→2→...→14→0. Для представлення 15 станів необхідно n = 4 тригери ($2^3 = 8 < 15 \leq 2^4 = 16$). Стан 15 (1111) не використовується.



Рис. 1. Граф переходів додавального лічильника M = 15

2. Таблиця переходів тригерів

Таблиця містить стани переходів, значення J/K для кожного тригера та позначення моментів наявності сигналу тактування для Q2 (↓Q1) і Q3 (↓Q2).

Стан	$Q_3Q_2Q_1Q_0(t)$	$Q_3Q_2Q_1Q_0(t+1)$	J_3	K_3	J_2	K_2	J_1	K_1	J_0	K_0	CLK Q2?	CLK Q3?
0→1	0000	0001	~	~	~	~	0	~	1	~	-	-
1→2	0001	0010	~	~	~	~	1	~	~	1	-	-
2→3	0010	0011	~	~	~	~	~	0	1	~	-	-
3→4	0011	0100	~	~	1	~	~	1	~	1	↓Q1	-
4→5	0100	0101	~	~	~	~	0	~	1	~	-	-
5→6	0101	0110	~	~	~	~	1	~	~	1	-	-
6→7	0110	0111	~	~	~	~	~	0	1	~	-	-
7→8	0111	1000	1	~	~	1	~	1	~	1	↓Q1	↓Q2
8→9	1000	1001	~	~	~	~	0	~	1	~	-	-
9→10	1001	1010	~	~	~	~	1	~	~	1	-	-
10→11	1010	1011	~	~	~	~	~	0	1	~	-	-
11→12	1011	1100	~	~	1	~	~	1	~	1	↓Q1	-
12→13	1100	1101	~	~	~	~	0	~	1	~	-	-
13→14	1101	1110	~	~	~	~	1	~	~	1	-	-
14→0	1110	0000	~	1	~	1	~	1	0	~	↓Q1	↓Q2

Рис. 2. Таблиця переходів тригерів лічильника

3. Часова діаграма для визначення сигналів тактування



Рис. 3. Часова діаграма роботи асинхронного лічильника M = 15

4. Визначення сигналів тактування

Тригер	Сигнал тактування	Обґрунтування
Q0	Зовнішній C	Перемикається найчастіше
Q1	Зовнішній C	При 14→0 Q1 мусить змінитися, але Q0 не дає фронту
Q2	Q1 (спадний фронт)	Q2 перемикається синхронно зі спадом Q1 у всіх переходах
Q3	Q2 (спадний фронт)	Q3 перемикається синхронно зі спадом Q2 у всіх переходах

Рис. 4. Сигнали тактування тригерів

5. Карти Карно та мінімізація логічних функцій

Стан 15 (1111) не використовується - don't care (~). Для J_2 і K_2 аналіз проводиться лише для переходів з ↓Q1: 3→4, 7→8, 11→12, 14→0. Для J_3 і K_3 - переходи з ↓Q2: 7→8 та 14→0. Решта клітинок - don't care (~).

Карта Карно для J_0:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	1	~	~	1
01	1	~	~	1
11	1	~	~	0
10	1	~	~	1

Рис. 5. Карта Карно для J_0

Карта Карно для K_0:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	~	1	1	~
01	~	1	1	~
11	~	1	~	~
10	~	1	1	~

Рис. 6. Карта Карно для K_0

Карта Карно для J_1:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	0	1	~	~
01	0	1	~	~
11	0	1	~	~
10	0	1	~	~

Рис. 7. Карта Карно для J_1

Карта Карно для K_1:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	~	~	1	0
01	~	~	1	0
11	~	~	~	1
10	~	~	1	0

Рис. 8. Карта Карно для K_1

Карта Карно для J_2:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	0	0	1	0
01	~	~	~	~
11	~	~	~	~
10	0	0	1	0

Рис. 9. Карта Карно для J_2

Карта Карно для K_2:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	~	~	~	~
01	~	~	1	~
11	~	~	~	1
10	~	~	~	~

Рис. 10. Карта Карно для K_2

Карта Карно для J_3:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	~	~	~	~
01	~	~	1	~
11	~	~	~	~
10	~	~	~	~

Рис. 11. Карта Карно для J_3

Карта Карно для K_3:

$Q_1Q_0 \diagdown Q_3Q_2$	00	01	11	10
00	~	~	~	~
01	~	~	~	~
11	~	~	~	1
10	~	~	~	~

Рис. 12. Карта Карно для K_3

Зведені логічні функції:

$J_0 = \bar{Q}_3 + \bar{Q}_2 + \bar{Q}_1$ $\quad$ $K_0 = 1$

$J_1 = Q_0$ $\quad$ $K_1 = Q_0 + (Q_3 \cdot Q_2)$

$J_2 = Q_1 \cdot Q_0$ $\quad$ $K_2 = 1$

$J_3 = 1$ $\quad$ $K_3 = 1$

6. Схема цифрового автомату



Рис. 13. Схема асинхронного лічильника M = 15 на мікросхемах 74HC109

7. Результати симуляції

Рис. 14. Результати симуляції асинхронного лічильника M = 15

8. Визначення затримки розповсюдження сигналів

Clock to Output Times

	Data Port	Clock Port	Rise	Fall	Clock Edge	Clock Reference
1	Q2	74109:inst1|8	3.674		Rise	74109:inst1|8
2	Q2	74109:inst1|8		3.651	Fall	74109:inst1|8
3	Q3	74109:inst1|8	5.099	5.076	Fall	74109:inst1|8
4	Q1	74109:inst|7	4.790		Rise	74109:inst|7
5	Q1	74109:inst|7		4.833	Fall	74109:inst|7
6	Q0	CLK	6.748	6.748	Rise	CLK

Рис. 15. Результати аналізу затримок (Slow 1200mV 125°C)

Максимальна затримка розповсюдження (Clock to Output) складає 6.748 нс (модель Slow 1200mV 125°C, рядок Q0 від CLK). Це затримка першого каскаду, найбільша серед всіх.

CLK→Q0: 6.748 нс → Q1: 4.833 нс → Q2: 3.651 нс → Q3: 5.076 нс
Кожна з них відносно свого джерела тактування, не від CLK. Тому повна затримка CLK→Q3 теоретично = **6.748 + 4.833 + 3.651 + 5.076 = 20.308 нс**.

Висновок:

Вході лабораторної роботи було синтезовано додавальний асинхронний лічильник з модулем лічби M = 15 на JK-тригерах 74109. Визначено сигнали тактування: Q0 і Q1 тактуються зовнішнім сигналом CLK, Q2 - спадним фронтом Q1, Q3 - спадним фронтом Q2. Виконано мінімізацію логічних функцій для інформаційних входів J і K методом карт Карно. Схему реалізовано в САПР Quartus II у графічному редакторі з використанням компонентів 74109. Результати симуляції підтвердили коректну роботу лічильника - послідовність станів 0→1→...→14→0 відповідає заданому варіанту. Максимальна затримка Clock-to-Output складає 6.748 нс (модель Slow 1200mV 125°C). В асинхронному лічильнику затримки накопичуються каскадно, що обмежує максимальну робочу частоту порівняно із синхронним лічильником аналогічного модуля.

Контрольні питання:

1. Які параметри асинхронних лічильників можуть обмежувати їх застосування?

В асинхронних лічильниках основним обмежуючим параметром є накопичена затримка розповсюдження сигналів. Оскільки тригери тактуються каскадно (Q0→Q1→Q2→Q3), загальна затримка дорівнює сумі затримок кожного тригера в ланцюжку. Це обмежує максимальну робочу частоту лічильника: чим більший модуль лічби, тим більша кількість каскадів і тим нижча гранична частота.

2. Як відрізняється час затримки розповсюдження сигналів синхронного (ЛР7) і асинхронного (ЛР8) лічильників з однаковим модулем лічби, виконаних на однакових мікросхемах тригерів?

У синхронному лічильнику всі тригери тактуються одночасно від зовнішнього CLK, тому затримка визначається максимальною затримкою одного тригера плюс затримка комбінаційної логіки на входах J/K. В асинхронному - тригери тактуються каскадно, і затримка накопичується: $T_async = n \cdot T_trigger$, де n - кількість каскадів. Таким чином, асинхронний лічильник з однаковим модулем лічби матиме більшу затримку розповсюдження і нижчу граничну частоту.