МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ ІМЕНІ ІГОРЯ СІКОРСЬКОГО»

Радіотехнічний факультет

ДОМАШНЯ КОНТРОЛЬНА РОБОТА

З ДИСЦИПЛІНИ

«Інформатика. Частина 2. Основи обчислювальної техніки»

Синтез цифрового автомата Мура для виявлення слова BIN

Виконав: Мартинюк Микола
Студент групи РЕ - 51
Варіант 15
Перевірив:

Київ - 2026

Завдання: Використовуючи мінімальне число JK-тригерів побудувати схему автомата Мура, який дозволяє виявити в прийнятій послідовності букв слово BIN. Букви (B=011, I=101, N=010) передані послідовним кодом, починаючи із старшого розряду. Цільова бітова комбінація: 011101010. Сигнал OUT=1 формується в стані C9.

1. Граф переходів автомата Мура

Граф переходів побудовано на основі аналізу переходів між станами, який є префіксом цільової комбінації. Автомат має 10 станів (C0-C9), де C9 - фінальний стан (OUT=1).



Рис. 1 Граф переходів автомата Мура для виявлення слова BIN

2. Таблиця переходів та збуджень JK-тригерів

Стан	Q3Q2Q1Q0	in	Наст.	Q3Q2Q1Q0	J3 K3	J2 K2	J1 K1	J0 K0
C0	0000	0	C1	0001	0~	0~	0~	1~
C0	0000	1	C0	0000	0~	0~	0~	0~
C1	0001	0	C1	0001	0~	0~	0~	~0
C1	0001	1	C2	0010	0~	0~	1~	~1
C2	0010	0	C1	0001	0~	0~	~1	1~
C2	0010	1	C3	0011	0~	0~	~0	1~
C3	0011	0	C1	0001	0~	0~	~1	~0
C3	0011	1	C4	0100	0~	1~	~1	~1
C4	0100	0	C5	0101	0~	~0	0~	1~
C4	0100	1	C0	0000	0~	~1	0~	0~
C5	0101	0	C1	0001	0~	~1	0~	~0
C5	0101	1	C6	0110	0~	~0	1~	~1
C6	0110	0	C7	0111	0~	~0	~0	1~
C6	0110	1	C3	0011	0~	~1	~0	1~
C7	0111	0	C1	0001	0~	~1	~1	~0
C7	0111	1	C8	1000	1~	~1	~1	~1
C8	1000	0	C9	1001	~0	0~	0~	1~
C8	1000	1	C3	0011	~1	0~	1~	1~
C9	1001	0	C1	0001	~1	0~	0~	~0
C9	1001	1	C2	0010	~1	0~	1~	~1

Таблиця 1 - Таблиця переходів та збуджень JK-тригерів

3. Карти Карно та мінімізовані логічні функції

Для мінімізації логічних функцій збудження тригерів використовуються карти Карно з 5 змінними (Q3Q2Q1 по горизонталі, Q0·in по вертикалі). Клітинки з невизначеними станами (don't care) позначені символом ~.

Карта Карно для J3

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	0	0	0	0	~	~	~	~
01	0	0	0	0	~	~	~	~
11	0	0	1	0	~	~	~	~
10	0	0	0	0	~	~	~	~

Рис. 2 Карта Карно для J3

J3=Q2·Q1·Q0·in

Карта Карно для K3

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	~	~	~	~	~	~	~	0
01	~	~	~	~	~	~	~	1
11	~	~	~	~	~	~	~	1
10	~	~	~	~	~	~	~	1

Рис. 3 Карта Карно для K3

K3 = Q0+in

Карта Карно для J2

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	0	0	~	~	~	~	~	0
01	0	0	~	~	~	~	~	0
11	0	1	~	~	~	~	~	0
10	0	0	~	~	~	~	~	0

Рис. 4 Карта Карно для J2

J2 = Q0·in·Q1

Карта Карно для K2

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	~	~	0	0	~	~	~	~
01	~	~	1	1	~	~	~	~
11	~	~	1	0	~	~	~	~
10	~	~	1	1	~	~	~	~

Рис. 5 Карта Карно для K2

K2 = $\overline{Q0}$ ·in+Q0·$\overline{in}$+in·Q1

Карта Карно для J1

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	0	~	~	0	~	~	~	0
01	0	~	~	0	~	~	~	1
11	1	~	~	1	~	~	~	1
10	0	~	~	0	~	~	~	0

Рис. 6 Карта Карно для J1

J1 = Q0·in+Q3·in

Карта Карно для K1

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	~	1	0	~	~	~	~	~
01	~	0	0	~	~	~	~	~
11	~	1	1	~	~	~	~	~
10	~	1	1	~	~	~	~	~

Рис. 7 Карта Карно для K1

K1 = Q0+$\overline{in}$ · $\overline{Q2}$

Карта Карно для J0

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	1	1	1	1	~	~	~	1
01	0	1	1	0	~	~	~	1
11	~	~	~	~	~	~	~	~
10	~	~	~	~	~	~	~	~

Рис. 8 Карта Карно для J0

J0 = $\overline{in}$+Q1+Q3

Карта Карно для K0

Q0in\Q3Q2Q1	000	001	011	010	110	111	101	100
00	~	~	~	~	~	~	~	~
01	~	~	~	~	~	~	~	~
11	1	1	1	1	~	~	~	1
10	0	0	0	0	~	~	~	0

Рис. 9 Карта Карно для K0

K0 = in

Мінімізовані логічні функції

J3=Q2·Q1·Q0·in

K3 = Q0+in

J2 = Q0·in·Q1

K2 = $\overline{Q0}$ ·in+Q0·$\overline{in}$+in·Q1

J1 = Q0·in+Q3·in

K1 = Q0+$\overline{in}$ · $\overline{Q2}$

J0 = $\overline{in}$+Q1+Q3

K0 = in

OUT = Q3·$\overline{Q2}$·$\overline{Q1}$·Q0 (стан S9 = 1001)

4. Схема цифрового автомата на JK-тригерах

Схему реалізовано в графічному редакторі Quartus II на основі мінімізованих логічних функцій. Використано 4 тригери jkffe з асинхронним скиданням (CLRn). Логіка переходів реалізована на стандартних вентилях AND, OR, NOT.



Рис. 10 Схема цифрового автомата на JK-тригерах

5. Симуляція блочної схеми

Функціональну симуляцію виконано у Waveform Editor (Quartus II). Тактовий сигнал CLK має період 20 нс. На вхід in подається цільова послідовність 011101010.

5.1. Базова перевірка (без завад)

Послідовність 011101010 подається починаючи з 50 нс. Сигнал OUT=1 з'являється після прийому 9-го біту. Q0-Q3 демонструють коректні переходи між станами S0→S1→...→S9.



Рис. 11 Симуляція блочної схеми - базова перевірка

5.2. Тест на завадостійкість

До та після цільової послідовності подаються довільні біти (завади). Завади між фронтами CLK ігноруються синхронною логікою -тригери зчитують стан входу лише по передньому фронту CLK. OUT=1 формується виключно після правильної послідовності 011101010.



Рис. 12 Симуляція блочної схеми - тест на завадостійкість

6. Опис цифрового автомата мовою Verilog

Автомат описано на мові Verilog відповідно до структури FSM Мура: два блоки always -для логіки переходів та для формування вихідного сигналу.

```
`define s0 4'b0000
`define s1 4'b0001
`define s2 4'b0010
`define s3 4'b0011
`define s4 4'b0100
`define s5 4'b0101
`define s6 4'b0110
`define s7 4'b0111
`define s8 4'b1000
`define s9 4'b1001

module VRR(clk, reset, in, out);
  input clk, reset, in;
  output out;
```

```
  reg out;
  reg [3:0] state;
  reg [3:0] next_state;

  always @(posedge clk)
    if (reset) state = `s0;
    else state = next_state;

  always @(in or state)
    case (state)
      `s0: if (in) next_state = `s0; else next_state = `s1;
      `s1: if (in) next_state = `s2; else next_state = `s1;
      `s2: if (in) next_state = `s3; else next_state = `s1;
      `s3: if (in) next_state = `s4; else next_state = `s1;
      `s4: if (in) next_state = `s0; else next_state = `s5;
      `s5: if (in) next_state = `s6; else next_state = `s1;
      `s6: if (in) next_state = `s3; else next_state = `s7;
      `s7: if (in) next_state = `s8; else next_state = `s1;
      `s8: if (in) next_state = `s3; else next_state = `s9;
      `s9: if (in) next_state = `s2; else next_state = `s1;
    endcase

  always @(state)
    case (state)
      `s9: out = 1;
     default: out = 0;
    endcase

endmodule
```

```
1   `define S0 4'b0000
2   `define S1 4'b0001
3   `define S2 4'b0010
4   `define S3 4'b0011
5   `define S4 4'b0100
6   `define S5 4'b0101
7   `define S6 4'b0110
8   `define S7 4'b0111
9   `define S8 4'b1000
10  `define S9 4'b1001
11
12  module VRR(clk, reset, in, out);
13    input clk, reset, in;
14    output out;
15    reg out;
16    reg [3:0] state;
17    reg [3:0] next_state;
18
19    always @(posedge clk)
20      if (reset) state = `S0;
21      else state = next_state;
22
23    always @(in or state)
24      case (state)
25        `S0: if (in) next_state = `S0; else next_state = `S1;
26        `S1: if (in) next_state = `S2; else next_state = `S1;
27        `S2: if (in) next_state = `S3; else next_state = `S1;
28        `S3: if (in) next_state = `S4; else next_state = `S1;
29        `S4: if (in) next_state = `S0; else next_state = `S5;
30        `S5: if (in) next_state = `S6; else next_state = `S1;
31        `S6: if (in) next_state = `S3; else next_state = `S7;
32        `S7: if (in) next_state = `S8; else next_state = `S1;
33        `S8: if (in) next_state = `S3; else next_state = `S9;
34        `S9: if (in) next_state = `S2; else next_state = `S1;
35      endcase
36
37    always @(state)
38      case (state)
39        `S9: out = 1;
40       default: out = 0;
41      endcase
42
43  endmodule
```

Рис. 13 Verilog

6.1. Симуляція Verilog - базова перевірка

Послідовність 011101010 подається на вхід in. Сигнал OUT=1 з'являється після прийому повної комбінації. Поведінка відповідає блочній схемі.



Рис. 14 Симуляція Verilog - базова перевірка

6.2. Симуляція Verilog - тест з завадами

Тест підтверджує коректну роботу при наявності шуму у потоці. Автомат розпізнає слово BIN двічі у довгій послідовності завдяки правильно реалізованому переходу S9→S2 при in=1.



Рис. 15 Симуляція Verilog - тест з завадами

Висновок

В ході виконання домашньої контрольної роботи синтезовано синхронний цифровий автомат Мура на JK-тригерах для виявлення слова BIN (B=011, I=101, N=010) у послідовному бітовому потоці.

Побудовано граф переходів, який визначає 10 станів (C0-C9). Складено таблицю переходів та збуджень для 4 JK-тригерів. Методом карт Карно з 5 змінними отримано мінімізовані логічні функції для сигналів J та K кожного тригера.

Схему реалізовано в Quartus II у графічному редакторі та описано мовою Verilog. Функціональна симуляція підтвердила коректну роботу автомата: сигнал OUT=1 формується виключно після прийому цільової комбінації 011101010. Синхронна архітектура на основі тактового сигналу CLK забезпечує ефективну фільтрацію асинхронних завад у вхідному потоці.