МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ ІМЕНІ ІГОРЯ СІКОРСЬКОГО»

Радіотехнічний факультет

ЛАБОРАТОРНА РОБОТА № 4

З ДИСЦИПЛІНИ

«Інформатика. Частина 2. Основи обчислювальної техніки»

Виконав: Мартинюк Микола

Студент групи РЕ – 51

Перевірив:

2026

Тема роботи: Проєктування цифрового пристрою в середовищі Quartus з використанням опису структурної схеми мовою Verilog HDL.

Мета роботи: Вивчити методи проєктування ЦП в САПР Quartus для реалізації на ПЛІС через опис структурної схеми на мові Verilog HDL.

Завдання: : На основі індивідуального варіанта записати мінімізовану логічну функцію чотирьох змінних за допомогою карти Карно. Створити в САПР Quartus проєкт цифрового пристрою з описом його структури мовою Verilog HDL, виконати функціональну симуляцію роботи пристрою та перевірити відповідність результатів заданій таблиці істинності, за підсумками виконання оформити звіт.

Хід роботи

Створюємо новий проект та необхідні нам файли для графічного введення схеми та її подальшого тестування (симуляції).

Варіант: 15

	X3	X2	X1	X0	Y
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	1
12	1	1	0	0	0
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	1

Рис. 1. Таблиця істинності

Виконуємо мінімізацію логічної функції за допомогою карт Карно.

X1X0 X3X2	00	01	11	10
00	0	1	1	1
01	0	1	0	0
11	0	1	1	0
10	1	0	1	1

Рис. 2. Карта Карно

Контури за нулем:

X1X0 X3X2	00	01	11	10
00	0	1	1	1
01	0	1	0	0
11	0	1	1	0
10	1	0	1	1

Рис. 3. Карта Карно з контурами по 0

Контур A – (квадрат р. 01, 11, с. 00, 10): $\underline{X_2} + X_0$

Контур B – (рядочок р. 01, с 11, 10): $(X_3 + \underline{X_2}) + \underline{X_1}$

Контур C – (стовбчик р. 00, 01, с. 00): $X_3 + (X_1 + X_0)$

Контур D – (клітинка р. 10, с. 01): $(\underline{X_3} + X_2) + (X_1 + \underline{X_0})$

Логічна функція:

$$Y_0 = (\underline{X_2} + X_0) \cdot (X_3 + \underline{X_2} + \underline{X_1}) \cdot (X_3 + X_1 + X_0) \cdot (\underline{X_3} + X_2 + X_1 + \underline{X_0})$$

$Y_0 = 1$ якщо **всі групи** істинні одночасно

Далі на основі отриманих логічних функцій створюємо дві принципові схеми в САПР Quartus.



Рис. 4. Схема цифрового пристрою

Проводимо симуляцію схем, фіксуємо отримані результати.



Рис. 5. Результат симуляції

Порівнюємо отриманий результат з таблицею істинності, щоб запевнитися в правильності виконання завдання.

Далі описуємо структурну схему на мові Verilog HDL.

```
1   module Verilog1 (X3, X2, X1, X0, Y);
2   input X3, X2, X1, X0;
3   output Y;
4   wire IX3, IX2, IX1, IX0, A, B, C, D;
5   not inst0 (IX0, X0);
6   not inst1 (IX1, X1);
7   not inst2 (IX2, X2);
8   not inst3 (IX3, X3);
9   or inst4 (A, X0, IX2);
10  or inst5 (B, X3, IX2, IX1);
11  or inst6 (C, X3, X1, X0);
12  or inst7 (D, IX3, X2, X1, IX0);
13  and inst (Y, A, B, C, D);
14  endmodule
15
```

Рис 6 Опис структурної схеми на мові Verilog HDL

Проводимо компіляцію, а потім симуляцію, для того щоб запевнитися в коректності нашого опису.



Рис. 7. Результат функціональної симуляції по Verilog

Проводимо часову симуляцію для оцінки похибки.



Рис. 8. Результат часової симуляції



Рис. 9. Результат часової симуляції в наближенні, що дозволяє оцінити значення затримки

За допомогою Timing Analyzer отримано затримки розповсюдження сигналу від кожного входу до виходу Y для всіх комбінацій фронтів (RR, RF, FR, FF).

Propagation Delay						
	Input Port	Output Port	RR	RF	FR	FF
1	X0	Y	7.631	7.535	7.976	7.995
2	X1	Y	7.665	7.645	8.071	8.012
3	X2	Y	7.829	7.777	8.182	8.167
4	X3	Y	7.829	7.775	8.208	8.145

Рис. 10. Точні значення похибок

Висновок:

У ході лабораторної роботи вивчено метод структурного опису цифрового пристрою мовою Verilog HDL у САПР Quartus. Для варіанта 15 виконано мінімізацію функції чотирьох змінних по нулю за допомогою карти Карно, отримано КНФ з чотирма множниками.

На основі мінімізованої функції створено схему в графічному редакторі Quartus та описано її структуру на Verilog HDL з використанням примітивів not, or, and і проводів wire. Часова симуляція та аналіз затримок підтвердили коректність реалізації: результати збіглися з таблицею істинності, максимальна затримка розповсюдження сигналу становить **tpd = 8.208 нс** (вхід X3 - вихід Y).

Контрольні питання:

1. Факультативні клітинки додаються в контур тоді, коли це дозволяє збільшити його розмір - тобто отримати більшу ступінь 2 (4, 8, 16 клітин). Якщо включення нічого не дає - не додаємо.
2. При n > 6 карта стає занадто великою (128+ клітинок), а суміжність між ними існує у більш ніж двох вимірах - людське сприйняття вже не здатне надійно відстежувати всі зв'язки. Тому для таких випадків використовують алгоритмічні методи (наприклад, Квайна–МакКласкі) або спеціальне ПЗ.