**МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ**
**НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ**
**«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ ІМЕНІ ІГОРЯ СІКОРСЬКОГО»**
Радіотехнічний факультет

# ЛАБОРАТОРНА РОБОТА № 5

З ДИСЦИПЛІНИ

**«Інформатика. Частина 2. Основи обчислювальної техніки»**

Виконав: Мартинюк Микола
Студент групи РЕ - 51
Перевірив:

2026

**Тема роботи: Проєктування ЦП на мультиплексорі з описом на Verilog**

Мета роботи: Отримання навиків проєктування ЦП на мультиплексорі з описом його поведінки та структури мультиплексора на мові Verilog HDL.

Варіант 15: Побудувати на мікросхемах 74151 схеми логічних пристроїв, що реалізують мажоритарні функції 5-ти і 6-ти аргументів. Мажоритарна функція рівна "1", якщо половина і більше аргументів рівні "1".

## Хід роботи

### 1. Мажоритарна функція 5 змінних

Мажоритарна функція від 5 змінних F(x0, x1, x2, x3, x4) = 1, якщо сума вхідних змінних ≥ 3.

*Таблиця 1 - Таблиця істинності мажоритарної функції 5 змінних*

| X4 | X3 | X2 | X1 | X0 | Сума | F |
|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 1 | 2 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 | 2 | 0 |
| 0 | 0 | 1 | 1 | 0 | 2 | 0 |
| 0 | 0 | 1 | 1 | 1 | 3 | 1 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 2 | 0 |
| 0 | 1 | 0 | 1 | 0 | 2 | 0 |
| 0 | 1 | 0 | 1 | 1 | 3 | 1 |
| 0 | 1 | 1 | 0 | 0 | 2 | 0 |
| 0 | 1 | 1 | 0 | 1 | 3 | 1 |
| 0 | 1 | 1 | 1 | 0 | 3 | 1 |

| | | | | | | |
|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 1 | 1 | 4 | 1 |
| 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 2 | 0 |
| 1 | 0 | 0 | 1 | 0 | 2 | 0 |
| 1 | 0 | 0 | 1 | 1 | 3 | 1 |
| 1 | 0 | 1 | 0 | 0 | 2 | 0 |
| 1 | 0 | 1 | 0 | 1 | 3 | 1 |
| 1 | 0 | 1 | 1 | 0 | 3 | 1 |
| 1 | 0 | 1 | 1 | 1 | 4 | 1 |
| 1 | 1 | 0 | 0 | 0 | 2 | 0 |
| 1 | 1 | 0 | 0 | 1 | 3 | 1 |
| 1 | 1 | 0 | 1 | 0 | 3 | 1 |
| 1 | 1 | 0 | 1 | 1 | 4 | 1 |
| 1 | 1 | 1 | 0 | 0 | 3 | 1 |
| 1 | 1 | 1 | 0 | 1 | 4 | 1 |
| 1 | 1 | 1 | 1 | 0 | 4 | 1 |
| 1 | 1 | 1 | 1 | 1 | 5 | 1 |

На адресні входи мультиплексора 74151 подаємо змінні x2→A, x1→B, x0→C. Залишкові змінні x3, x4 визначають значення на інформаційних входах. Карта Карно для визначення логічних функцій інформаційних входів наведена нижче.

*Таблиця 2 - Карта Карно для мажоритарної функції 5 змінних*

| **X2X1X0 / X4X3** | **000** | **001** | **011** | **010** | **110** | **111** | **101** | **100** |
|---|---|---|---|---|---|---|---|---|
| **00** | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| **01** | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
| **11** | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| **10** | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |

Аналізуючи кожен стовпець карти Карно (кожен відповідає одному інформаційному каналу мультиплексора у бінарному порядку адресації), визначаємо логічні функції для інформаційних входів:

D0 = 0 (адреса 000, 0 одиниць серед адресних)

D1 = x3 · x4 (адреса 001, 1 одиниця - потрібні обидві залишкові)

D2 = x3 · x4 (адреса 010, 1 одиниця)

D3 = x3 + x4 (адреса 011, 2 одиниці - достатньо однієї залишкової)

D4 = x3 · x4 (адреса 100, 1 одиниця)

D5 = x3 + x4 (адреса 101, 2 одиниці)

D6 = x3 + x4 (адреса 110, 2 одиниці)

D7 = 1 (адреса 111, 3 одиниці - завжди 1)

*Принципова схема цифрового пристрою на мікросхемі 74151:*




*Рисунок 1 - Схема мажоритарної функції 5 змінних на 74151*

*Результати симуляції схеми:*




*Рисунок 2 - Результат симуляції схеми (5 змінних)*

## 2. Опис ЦП на Verilog HDL (5 змінних)

```
module V5(x0, x1, x2, x3, x4, Y);
    input x0, x1, x2, x3, x4;
    output Y;
    reg Y;
    wire and_out, or_out;

    assign and_out = x3 & x4;
    assign or_out = x3 | x4;

    always@(*)
    case({x2, x1, x0})
        3'b000: Y = 1'b0;
        3'b001: Y = and_out;
        3'b010: Y = and_out;
        3'b011: Y = or_out;
        3'b100: Y = and_out;
        3'b101: Y = or_out;
        3'b110: Y = or_out;
        3'b111: Y = 1'b1;
    endcase
endmodule
```

*Рисунок 3 - Опис на мові Verilog HDL (5 змінних)*

Результати функціональної симуляції Verilog-опису збігаються з результатами симуляції схеми:




*Рисунок 4 - Результат симуляції Verilog-опису (5 змінних)*

Затримки розповсюдження сигналу від кожного входу до виходу Y:

Propagation Delay

| | Input Port | Output Port | RR | RF | FR | FF |
|---|---|---|---|---|---|---|
| 1 | x0 | Y | 8.069 | 7.733 | 8.179 | 8.491 |
| 2 | x1 | Y | 7.769 | | | 8.157 |
| 3 | x2 | Y | 7.480 | | | 7.837 |
| 4 | x3 | Y | 8.198 | 7.864 | 8.267 | 8.622 |
| 5 | x4 | Y | 8.331 | 8.044 | 8.449 | 8.756 |

*Рисунок 5 - Затримки розповсюдження сигналу (5 змінних)*

## 3. Мажоритарна функція 6 змінних

Мажоритарна функція від 6 змінних F(x0, x1, x2, x3, x4, x5) = 1, якщо сума вхідних змінних ≥ 3.

*Таблиця 3 - Таблиця істинності мажоритарної функції 6 змінних*

| X5 | X4 | X3 | X2 | X1 | X0 | Сума | F |
|---|---|---|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 0 | 0 | 1 | 1 | 2 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 2 | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 2 | 0 |
| 0 | 0 | 0 | 1 | 1 | 1 | 3 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 0 | 1 | 2 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 2 | 0 |
| 0 | 0 | 1 | 0 | 1 | 1 | 3 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 2 | 0 |
| 0 | 0 | 1 | 1 | 0 | 1 | 3 | 1 |
| 0 | 0 | 1 | 1 | 1 | 0 | 3 | 1 |
| 0 | 0 | 1 | 1 | 1 | 1 | 4 | 1 |
| 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 2 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 2 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 | 3 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 | 2 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 3 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 3 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | 4 | 1 |

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 0 | 1 | 1 | 0 | 0 | 0 | 2 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 3 | 1 |
| 0 | 1 | 1 | 0 | 1 | 0 | 3 | 1 |
| 0 | 1 | 1 | 0 | 1 | 1 | 4 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 3 | 1 |
| 0 | 1 | 1 | 1 | 0 | 1 | 4 | 1 |
| 0 | 1 | 1 | 1 | 1 | 0 | 4 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 5 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 0 | 0 | 1 | 2 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 2 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 3 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 2 | 0 |
| 1 | 0 | 0 | 1 | 0 | 1 | 3 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 3 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 4 | 1 |
| 1 | 0 | 1 | 0 | 0 | 0 | 2 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 3 | 1 |
| 1 | 0 | 1 | 0 | 1 | 0 | 3 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 4 | 1 |
| 1 | 0 | 1 | 1 | 0 | 0 | 3 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 4 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 4 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 5 | 1 |
| 1 | 1 | 0 | 0 | 0 | 0 | 2 | 0 |
| 1 | 1 | 0 | 0 | 0 | 1 | 3 | 1 |
| 1 | 1 | 0 | 0 | 1 | 0 | 3 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | 4 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 3 | 1 |

| | | | | | | | |
|---|---|---|---|---|---|---|---|
| 1 | 1 | 0 | 1 | 0 | 1 | 4 | 1 |
| 1 | 1 | 0 | 1 | 1 | 0 | 4 | 1 |
| 1 | 1 | 0 | 1 | 1 | 1 | 5 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 | 3 | 1 |
| 1 | 1 | 1 | 0 | 0 | 1 | 4 | 1 |
| 1 | 1 | 1 | 0 | 1 | 0 | 4 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 5 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 | 4 | 1 |
| 1 | 1 | 1 | 1 | 0 | 1 | 5 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 | 5 | 1 |
| 1 | 1 | 1 | 1 | 1 | 1 | 6 | 1 |

На адресні входи мультиплексора 74151 подаємо змінні x2→A, x1→B, x0→C. Залишкові змінні x3, x4, x5 визначають значення на інформаційних входах.

*Таблиця 4 - Карта Карно для мажоритарної функції 6 змінних*

| **X2X1X0 / X5X4X3** | **000** | **001** | **011** | **010** | **110** | **111** | **101** | **100** |
|---|---|---|---|---|---|---|---|---|
| **000** | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| **001** | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
| **011** | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| **010** | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |
| **110** | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| **111** | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| **101** | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| **100** | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 |

Логічні функції для інформаційних входів (бінарний порядок адресації):

D0 = x3 · x4 · x5  (адреса 000, 0 одиниць - потрібні всі 3 залишкових)

D1 = x3·x4 + x3·x5 + x4·x5  (адреса 001, 1 одиниця - потрібні ≥ 2 залишкових)

D2 = x3·x4 + x3·x5 + x4·x5  (адреса 010, 1 одиниця)

D3 = x3 + x4 + x5  (адреса 011, 2 одиниці - достатньо ≥ 1 залишкової)

D4 = x3·x4 + x3·x5 + x4·x5  (адреса 100, 1 одиниця)

D5 = x3 + x4 + x5  (адреса 101, 2 одиниці)

D6 = x3 + x4 + x5  (адреса 110, 2 одиниці)

D7 = 1  (адреса 111, 3 одиниці - завжди 1)

*Принципова схема цифрового пристрою на мікросхемі 74151:*




*Рисунок 6 - Схема мажоритарної функції 6 змінних на 74151*

*Результати симуляції схеми:*




*Рисунок 7 - Результат симуляції схеми (6 змінних)*

## 4. Опис ЦП на Verilog HDL (6 змінних)

```
1   module V6(x0, x1, x2, x3, x4, x5, Y);
2       input x0, x1, x2, x3, x4, x5;
3       output Y;
4       reg Y;
5       wire and3_out, and_out, or_out;
6
7       assign and3_out = x3 & x4 & x5;
8       assign and_out = (x3 & x4) | (x3 & x5) | (x4 & x5);
9       assign or_out = x3 | x4 | x5;
10
11      always@(*)
12      case({x2, x1, x0})
13          3'b000: Y = and3_out;
14          3'b001: Y = and_out;
15          3'b010: Y = and_out;
16          3'b011: Y = or_out;
17          3'b100: Y = and_out;
18          3'b101: Y = or_out;
19          3'b110: Y = or_out;
20          3'b111: Y = 1'b1;
21      endcase
22  endmodule
23
```

*Рисунок 8 - Опис на мові Verilog HDL (6 змінних)*

Результати функціональної симуляції збігаються з результатами симуляції схеми:

Propagation Delay

| | Input Port | Output Port | RR | RF | FR | FF |
|---|---|---|---|---|---|---|
| 1 | x0 | Y | 9.068 | 8.774 | 9.175 | 9.495 |
| 2 | x1 | Y | 8.873 | 8.525 | 9.019 | 9.331 |
| 3 | x2 | Y | 6.613 | 6.316 | 6.466 | 6.791 |
| 4 | x3 | Y | 7.833 | | | 8.190 |
| 5 | x4 | Y | 7.640 | | | 8.060 |
| 6 | x5 | Y | 8.955 | 8.602 | 8.986 | 9.344 |

*Рисунок 9 - Результат симуляції Verilog-опису (6 змінних)*

Затримки розповсюдження сигналу:




*Рисунок 10 - Затримки розповсюдження сигналу (6 змінних)*

## 5. Висновок

У ході лабораторної роботи отримано навички проєктування цифрових пристроїв на мультиплексорі 74151 з описом на мові Verilog HDL. Для варіанта 15 реалізовано мажоритарні функції від 5 та 6 аргументів - логічні пристрої, що видають "1" коли половина або більше вхідних сигналів рівні "1".

Для кожної функції складено таблицю істинності, побудовано карту Карно та визначено логічні функції для інформаційних входів мультиплексора. Адресні змінні x0, x1, x2 подаються на входи A, B, C відповідно; залишкові змінні

реалізуються через вентилі AND та OR, підключені до інформаційних входів D0-D7.

У процесі виконання роботи виявлено та виправлено помилку: початкове призначення інформаційних входів виконувалось за порядком карти Карно (код Грея), тоді як мультиплексор 74151 адресує входи у стандартному бінарному порядку. Після переназначення входів відповідно до бінарної таблиці схема запрацювала коректно.

Результати функціональної симуляції схем і Verilog-описів збігаються між собою та відповідають таблицям істинності. Максимальна затримка розповсюдження сигналу для функції 5 змінних становить 8.756 нс (вхід x4), для функції 6 змінних - 9.495 нс (вхід x0).

## 6. Відповіді на контрольні питання

1. Для додавання сигналу дозволу E (Enable) необхідно оголосити його як вхід та обгорнути блок case в умову: якщо E = 0 - мультиплексор працює нормально, якщо E = 1 - вихід примусово встановлюється в 0. Це відповідає поведінці апаратного входу GN мікросхеми 74151 (активний низький рівень).

2. Якщо сигнали на адресних входах A0 і A1 переплутані місцями, достатньо змінити порядок змінних у конкатенації всередині оператора case: замість case({x2, x1, x0}) написати case({x2, x0, x1}). Жодних інших змін не потрібно.

3. При подачі коду 1110 (x3=1, x2=1, x1=1, x0=0) на входи прикладу з методички: адреса A1A0 = x1x0 = 10, що відповідає каналу 2. Тоді c = I2 = 1, d = V2 = x2 + x3 = 1 + 1 = 1.

5. При подачі коду 1100 (x3=1, x2=1, x1=0, x0=0): адреса A1A0 = 00, канал 0. Тоді c = I0 = 1, d = V0 = $\bar{x}2$ = 0.

6. Ні, присвоїти VCC замість 1 не можна. У мові Verilog HDL не існує поняття VCC - це апаратний термін для напруги живлення. В коді логічна одиниця записується виключно як 1'b1.

7. Для однобітних сигналів оператори || (логічне АБО) та | (побітове АБО) дають однаковий результат. Різниця проявляється лише для багатобітних шин, тому в даному прикладі заміна не змінить поведінку схеми.

8. Для однобітного сигналу оператори ! (логічне заперечення) та ~ (побітова інверсія) дають однаковий результат, тому заміна є допустимою.