D 20 M 10 A 2026

Sistemas Digitales
Clase 5

Migración a la arquitectura ESP32 y Registro GPIO de 32 bits

Parámetro	ATMEGA328P	ESP32
Ancho palabra	8 bits	32 bits
Nucleo y frecuencia	1 - 16 MHz	2 - 240 MHz
Memoria SRAM	2 KB	≈ 520 KB
Memoria Flash	32 KB	4 MB
Nivel lógico	5 V	3,3 V
Periféricos	Cableado fijo	Mapeo flexible

Control Multiplexor IO_MUX y GPIO Matriz

En el AVR, un pin PB5 esta físicamente unido al bits de Port B y a funciones fijas

Registros GPIO ESP32

GPIO_ENABLE_REG : Registro de dirección

GPIO_IN_REG : Registro de lectura de entrada

GPIO_OUT_W1TS_REG : Pines en alto

GPIO_OUT_W : Pines en bajo

Lo mas importante

- La logica del ESP32 Da Kit V1. Aplicar 5 V directamente a un GPIO puede destruir el integrado
- Los registros W1TS y W1TC garantizan operaciones atomicas que previenen errores por interrupciones o ejecución paralela